Digital signal processor for an intelligent antenna for satellite communications

Abstract

In many places around the globe a reliable connection to the Internet or other forms of communication are not a reality. The launch of Mega Low Earth orbits (Mega- LEO) satellites seeks to mitigate this problem, in providing broadband connection anywhere in the world. However, in order to make this technology widespread, it is necessary to develop an intelligent antenna capable of establishing a high-quality connection with at least one satellite. The goal of this dissertation is to implement a digital signal processor which can be used by an intelligent antenna with beamforming capabilities. The development platform is a Xilinx ZCU208 RF-SoC FPGA where the first goal is to generate and capture signals synchronously, respectively with RF-DACs and RF-ADCs. Once the RF-DACs and RF-ADCs can be synchronized and configured at runtime, the system becomes capable of performing digital beamforming. In this dissertation, two beamforming techniques are presented and described, one based on phase shifting, and the other based on true time delay (TTD) lines. The performed tests show that the approach based on these two solutions can provide a combination of a coarse and a fine control of the signal phase, in which TTD enable coarse delay adjustment, and phase shift a fine tuning. The implemented TTD lines proved to be computationally light, as these require few resources of the FPGA and have the advantage of being able to provide long delays, which may be usefull in different scenarios. Phase shifting proved to be a fine method, as it is able to adapt the phase with better accuracy. This dissertation presents in detail the development and validation of such digital signal processor.

Em muitos lugares do mundo, uma ligação fiável à Internet ou a outras formas de comunicação não são uma realidade. O lançamento de mega constelações de satélites de baixa órbita procura mitigar este problema, ao fornecer ligação de banda larga em qualquer parte do mundo. No entanto, a fim de generalizar esta tecnologia, é necessário desenvolver uma antena inteligente capaz de estabelecer uma ligação de alta qualidade com pelo menos um satélite. O objectivo desta dissertação é implementar um processador de sinal digital que possa ser utilizado por uma antena inteligente com capacidades de beamforming. A plataforma de desenvolvimento é uma Xilinx ZCU208 RF-SoC FPGA onde o primeiro objectivo é gerar e capturar sinal sincronamente, com RF-DACs e RF-ADCs. Uma vez que as RF-DACs e as RF-ADCs possam ser sincronizadas e configuradas em tempo de execução, o sistema torna-se capaz de realizar beamforming. Nesta dissertação, são apresentadas e descritas duas técnicas de beamforming, uma baseada na mudança de fase, e outra baseada em linhas de atraso temporal. Os testes realizados mostram que a abordagem baseada nestas duas soluções pode fornecer uma combinação de um desvio de fase grosseiro e um controlo fino da fase do sinal, em que as linhas de atraso temporal permitem um ajuste do atraso grosseiro, e o desvio de fase uma afinação fina. As linhas TTD True Time Delay implementadas provaram ser computacionalmente leves, uma vez que estas requerem poucos recursos da FPGA e têm a vantagem de poderem proporcionar longos atrasos, o que pode ser útil em diferentes cenários. O deslocamento de fase provou ser um método de ajuste fino, pois é capaz de adaptar a fase com maior precisão. Esta dissertação apresenta em detalhe o desenvolvimento e validação de um processador de sinal digital.