Hardware solutions for message scheduling in fieldbus system

Abstract

In a fieldbus system, where several messages must respect temporal constraints, the use of a scheduler is almost obligatory. This work presents an attempt to achieve an execution time reduction of a planning scheduler through the implementation of a co-processor in hardware. Using programmable logic (specifically FPGAs), one takes advantage of the time parallelism possible in hardware to implement a scheduler with given proof and with software implementation in a real fieldbus system. The scheduler adopts the planning scheduler paradigm and is optimised for the FTT-CAN protocol. Aiming its use with low processing power microcontrollers, the co-processor enables a greater performance, enabling an easy integration with existing FTTCAN systems and allowing a minimal hardware modification on the overall system.

Num sistema com barramento de campo, onde diversas mensagens devem respeitar imposições temporais bem definidas, é praticamente impossível imaginar a sua operação sem um escalonador. Este trabalho apresenta uma tentativa para conseguir acelerar a execução de um escalonador por planos com a implementação de um co-processador em hardware. Através da utilização de lógica programável, nomeadamente FPGAs, pretende-se conseguir paralelizar a execução de um escalonador com provas dadas e implementação funcional num ambiente real. O escalonador abraça o paradigma do escalonamento por planos e está optimizado para trabalhar com nodos compatíveis com o protocolo FTT-CAN. Com a utilização de processadores de baixo poder de processamento, a utilização deste co-processador permite um maior desempenho do sistema de comunicações, assegurando modificações mínimas ao nível do hardware existente.