Implementação em hardware de receptor para redes ópticas de transporte

Abstract

Com a crescente procura de largura de banda, a que se assiste actualmente, torna-se necessário encontrar novas soluções tanto a nível da camada física como a nível da camada protocolar. A norma ITU-T G.709, também conhecida por OTN (Optical Transport Network), vem resolver muitos dos problemas resultantes do aumento do ritmo de transmissão de dados sobre fibra óptica. Esta norma traz grandes vantagens para os operadores, nomeadamente uma maior transparência, compatibilidade com diversos protocolos existentes, monitorização mais eficaz do tráfego e principalmente a inclusão de um poderoso código corrector de erros FEC (Forward Error Correction). O objectivo deste projecto é implementar um dispositivo em hardware capaz de receber dados segundo a norma OTN. As tarefas a desempenhar pelo receptor são: sincronização da trama, monitorização do tráfego através da análise dos principais cabeçalhos da trama e correcção de erros usando o código FEC. O presente trabalho foca-se na descrição e simulação dos blocos necessários à implementação do sistema, na síntese dos mesmos para determinar quais os recursos necessários e na verificação dos requisitos temporais.

ABSTRACT: With the increasing demand for bandwidth, it is necessary to find new solutions at the level of both physical and protocol layer. The ITU-T G.709 recommendation, also known as Optical Transport Network (OTN), allows to solve many of the problems caused by the increase of data transmission rate in optical fiber. This recommendation presents great advantages to network operators, including protocol transparency, backward compatibility with existing protocols, more efficient traffic management and, especially, the inclusion of a powerful Forward Error Correction (FEC) code. The purpose of this project is to implement a device in hardware capable of receiving data according to the OTN recommendation. The tasks to be performed by the receiver are: frame synchronization, traffic monitoring through the analysis of the main overheads and error correction using the FEC code. This work focuses on the description and simulation of the blocks needed to implement the system, on the synthesis of these blocks to determine the resources needed and on verification of timing constraints.