Especificação e projecto de um gestor de memória integrado para uma arquitectura MIMD de memória distribuída

Abstract

O notável desenvolvimento da micro-electrónica durante a última década, com a introdução no mercado de circuitos integrados VLSI de complexidade e sofisticação crescentes a preços acessíveis, potencia de uma forma cada vez mais evidente o desenvolvimento de novas aplicações bem como a melhoria de muitos sistemas existentes, à custa da adição de novas funcionalidades. Esta nova situação proporcionou os meios que tornaram atractivo o desenvolvimento de um novo circuito para integrar um módulo de memória multi-port pertencente a uma topologia multiprocessador do tipo MIMD. Esta arquitectura de multiprocessamento, da qual existia um protótipo construído, e formada por dois tipos de módulos: os módulos de processamento e os de memória multi-port de acesso partilhado. Na versão construída, por questões de simplificação de hardware e à parte das caixas de correio, só o controlo de acesso à memória se encontra localizado no módulo de memória multi-port. Todas as restantes funções de controlo, de que se salientam a gestão da atribuição da memória disponível e dos canais de comunicação, são realizadas directamente pelos módulos de processamento a ele ligados. Com o presente trabalho pretende-se desenvolver uma nova solução que centralize os mecanismos de controlo no próprio módulo de memória partilhada e que efectue a gestão dos canais de comunicação para a passagem de mensagens entre processadores adjacentes. A solução desenvolvida é mais segura que a existente, porque qualquer eventual mau funcionamento de um dos módulos de processamento deixa de poder destruir as estruturas de dados armazenadas, é mais eficiente, já que tanto a gestão de memória e de comunicações como a invocação das primitivas de acesso passam a ser executadas directamente por hardware dedicado. Esta nova solução foi completamente especificada, tendo sido implementada num circuito integrado de aplicação específica baseado em células lógicas padrão (standard cell ASIC) da biblioteca de componentes ECPD10 da European Silicon Structures para o seu processo de fabrico N-Well CMOS 1.0 μm.

The remarkable developments in the micro-electronics field during the last decade, in terms of level of integration and complexity, has enabled the design of new applications and enhancements of existing electronic systems, either by adding new functionalities or by decreasing the circuit area and its power consumption. This context has created the means that made attractive the development of a new circuit to be integrated in a multi-port memory module belonging to a MIMD type multiprocessor mesh. The existing prototype of this multiprocessor architecture is formed by two types of modules: the processing modules and the multi-port memory modules. In the existing prototype, except for the mailboxes, only the access control to the shared memory is located in the multi-port memory module. All the remaining control functions (management of shared memory and communications channels) are implemented by software in the processing modules. The present work aims to develop a new solution on which the control mechanisms, of the shared memory and communication channels between adjacent processing modules, are centralised in the multi-port memory modules. The new solution is more robust than the existing one, since any unexpected malfunctioning of one processing module is unable to destroy the data structures stored in the shared memory, and is also more efficient because the control mechanisms of the shared memory and the communication channels are directly implemented by special purpose hardware. This new approach has been completely specified and was later implemented in a standard cell ASIC based on European Silicon Structures ECPD10 library of components for a N-Well CMOS 1.0 μm process.