DSpace
 
  Repositório Institucional da Universidade de Aveiro > Departamento de Electrónica, Telecomunicações e Informática > DETI - Dissertações de mestrado >
 Executivo de tempo-real para processadores embutidos em FPGA
Please use this identifier to cite or link to this item http://hdl.handle.net/10773/1943

title: Executivo de tempo-real para processadores embutidos em FPGA
authors: Silva, Nelson José Valente da
advisors: Oliveira, Arnaldo Silva Rodrigues de
Almeida, Luís Miguel Pinho de
keywords: Engenharia electrónica
Circuitos electrónicos
Embedded systems
Sistemas em tempo real
issue date: 2008
publisher: Universidade de Aveiro
abstract: Devido `a grande evolu¸c˜ao da tecnologia microelectr´onica ao longo das ´ultimas d´ecadas, actualmente ´e poss´ıvel a constru¸c˜ao de circuitos integrados extremamente complexos, contendo diversas centenas de milh˜oes de trans´ıstores. Este facto tornou o conceito de sistema integrado uma realidade. Uma das consequˆencias da evolu¸c˜ao da tecnologia foi a disponibiliza ¸c˜ao de dispositivos l´ogicos complexos reconfigur´aveis como as FPGAs. Tais dispositivos permitem o desenvolvimento de sistemas integrados, com a vantagem de possibilitarem uma r´apida fase de prototipagem. A crescente capacidade computacional e a redu¸c˜ao do tamanho levaram a que os microprocessadores passassem a estar embutidos em muitos dos equipamentos e aplica¸c˜oes do quotidiano. Dependendo da aplica¸c˜ao que o sistema embutido ir´a desempenhar, pode existir a necessidade da sua execu¸c˜ao em intervalos de tempo bem definidos, e um atraso temporal na resposta a um determinado est´ımulo pode significar o colapso no controlo de todo um processo. Tais sistemas possuem restri¸c˜oes de tempo-real e requerem abordagens de concep¸c˜ao adequadas para o seu correcto funcionamento. A grande motiva¸c˜ao para a realiza¸c˜ao deste trabalho consistiu na possibilidade de integrar num ´unico dispositivo f´ısico reconfigur´avel, todos os componentes de uma arquitectura computacional especializada para sistemas de tempo-real, ou seja, integrar processador, mem´oria, perif´ericos, executivo de tempo-real e aplica¸c˜ao, num ´unico dispositivo f´ısico. Nesta disserta¸c˜ao s˜ao discutidas ideias, apresentadas arquitecturas e avaliadas implementa¸c˜oes de um executivo de tempo-real para processadores embutidos em FPGA. O principal objectivo deste trabalho consiste em integrar e avaliar um executivo de tempo-real embutido em FPGA. O ponto de partida deste trabalho foi a constru¸c˜ao de um sistema integrado em FPGA, recorrendo `as ferramentas de desenvolvimento Xilinx EDK (Embedded Development Kit). O sistema desenvolvido, designado por MB-SoC (MicroBlaze - System-on-Chip), re´une um conjunto de perif´ericos, dispositivos de entrada/sa´ıda, mem´oria e o processador sintetiz´avel MicroBlaze implementado em blocos l´ogicos configur´aveis da FPGA. Posteriormente foi ainda desenvolvido um segundo sistema, designado por PPC-SoC (PowerPC 405 - SoC). Este ´e idˆentico ao anterior, mas utiliza um processador de alto desempenho, implementado em l´ogica dedicada e interno `a FPGA. O executivo de tempo-real OReK (Object-oriented Real-time Kernel) foi portado, no ˆambito deste trabalho, para os sistemas integrados desenvolvidos, MB-SoC e PPC-SoC. Os resultados da avalia¸c˜ao efectuada permitem analisar as vantagens e as desvantagens, associadas `as diversas implementa¸c˜oes. ABSTRACT: Due to the great development of microelectronics technology over recent decades, today it is possible the construction of extremely complex integrated circuits, containing several hundred million transistors. This made the System-on-Chip concept a reality. One of the consequences of the evolution of technology was the provision of complex logic devices such as reconfigurable FPGAs. Such devices allow the System-on-Chip development with the advantage of allowing a rapid prototyping phase. The increasing computational capacity and the reduction of the size led the microprocessors to be embedded in many of the equipment and applications in everyday life. Depending on the application that the embedded system will do, there may be a need for execution at well defined intervals of time, and a time delay in responding to a stimulus can mean the collapse in control of an entire process. Such systems have real-time restrictions and require appropriate design approaches for the proper functioning. The major motivation for this work was the possibility of integrating into a single physical reconfigurable device, all components of an computational architecture specialized for real-time systems. In this dissertation ideas are discussed, presented architectures and evaluated implementations of a real-time executive for embedded processors in FPGA. The main objective of this work is to integrate and evaluate an executive of real-time, embedded in FPGA. The starting point of this work was the construction of an FPGA System-on- Chip, using the development tools named Xilinx EDK (Embedded Development Kit). The developed system, named MB-SoC (MicroBlaze - Systemon- Chip), gathers a set of peripherals, input/output devices, memory and the soft-core MicroBlaze processor implemented in FPGA configurable logic blocks. Later was developed a second system, named PPC-SoC (PowerPC 405 - SoC). This is identical to the previous, but uses an high performance processor, implemented in dedicated logic and internal to the FPGA. The real-time executive OReK (Object-oriented Real-time Kernel) was ported, within this work, to the developed integrated systems, MB-SoC and PPC-SoC. The results of the evaluation can analise the advantages and the disadvantages, associated to the various implementations.
description: Mestrado em Engenharia Electrónica e Telecomunicações
URI: http://hdl.handle.net/10773/1943
appears in collectionsDETI - Dissertações de mestrado
UA - Dissertações de mestrado

files in this item

file description sizeformat
2009000399.pdf1.79 MBAdobe PDFview/open
statistics

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

Valid XHTML 1.0! RCAAP OpenAIRE DeGóis
ria-repositorio@ua.pt - Copyright ©   Universidade de Aveiro - RIA Statistics - Powered by MIT's DSpace software, Version 1.6.2