DSpace
 
  Repositório Institucional da Universidade de Aveiro > Departamento de Electrónica, Telecomunicações e Informática > DETI - Dissertações de mestrado >
 Receptor de dois canais para balizas de satélite
Please use this identifier to cite or link to this item http://hdl.handle.net/10773/1898

title: Receptor de dois canais para balizas de satélite
authors: Pires, Jorge André Neto Pereira
advisors: Rocha, Armando Carlos Domingues da
Martins, Rui Manuel Escadas Ramos
keywords: Telecomunicações
Comunicações por satélite
Processamento digital de sinal
Síntese de frequência
issue date: 2007
publisher: Universidade de Aveiro
abstract: O presente trabalho descreve o desenvolvimento do hardware para um detector digital de dois canais para balizas de satélite. O detector baseia-se na digitalização de uma frequência intermédia (FI) por uma ADC de elevada taxa de amostragem, integrados para processamento digital de sinal programáveis em tempo real e uma DSP (Digital Signal Processor) que permite a implementação de algoritmos para seguimento e detecção de sinal. Para facilitar a integração do detector com a parte analógica apresenta-se também uma DDS (Direct Digital Synthesizer) que pretende servir de oscilador local a montante do detector. Descreve-se a arquitectura do sistema, a respectiva implementação e metodologia usada na resolução dos problemas que envolveu o uso de equipamentos de teste e pequenos trechos de software. São apresentados ainda os resultados principais do desempenho do detector que compreendem linearidade de amplitude, fase diferencial, patamar de ruído e isolamento. A qualidade espectral da risca obtida por síntese directa é apresentada e discutida. O detector apresenta um excelente desempenho a vários níveis não comprometendo qualquer característica dos sinais a detectar. Com o software apropriado afigura-se que poderá substituir de forma clara a tradicional solução analógica. ABSTRACT: The work describes de development of dual channel digital beacon detector. The detector is based on the high speed sampling of an intermediate frequency (IF), digital receiver signal processors chips that can be programmed in real time and a DSP (Digital Signal Processor) that implements tracking and detection algorithms. A DDS (Direct Digital Synthesis) synthesiser is also present as it can be used as an analogue local oscillator in the preceding analogue receiver chains. The architecture, implementation and methodology used in hardware problems solving that used several types of instrumentation and DSP testing codes are described in detail. The performance of detector concerning linearity, differential phase, noise floor and crosstalk is presented. The spectral line of the DDS output is also analysed. The detector is performing very well and seems by itself that the digitalization is not degrading the original signal. By implementing suitable algorithms a clear advantage is expected over the analogue solution.
description: Mestrado em Engenharia Electrónica e Telecomunicações
URI: http://hdl.handle.net/10773/1898
appears in collectionsDETI - Dissertações de mestrado
UA - Dissertações de mestrado

files in this item

file sizeformat
2008001156.pdf1.44 MBAdobe PDFview/open
statistics

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

Valid XHTML 1.0! RCAAP OpenAIRE DeGóis
ria-repositorio@ua.pt - Copyright ©   Universidade de Aveiro - RIA Statistics - Powered by MIT's DSpace software, Version 1.6.2