Recuperação de relógio em sistemas multigigabit

Abstract

Esta dissertação insere-se na área de projecto e implementação de circuitos para uso em telecomunicações, mais especificamente de circuitos utilizados no sincronismo de sinais digitais a muito alta velocidade. A essas taxas de transmissão a recuperação do sinal de relógio efectua-se usando geralmente uma estrutura em malha aberta. Outro facto importante a considerar a essas velocidades elevadas é a integração da unidade recuperadora, que apresenta muitas vantagens em termos de custo, tamanho, fiabilidade e desempenho, pelo que os circuitos construídos foram implementados no mesmo circuito integrado. Assim, apresenta-se o projecto e caracterização de uma não-linearidade e de um amplificador sintonizado, implementados no mesmo circuito integrado monolítico de microondas, para serem usados num circuito recuperador de relógio em malha aberta a 20 Gsimb/s. É também caracterizado o desempenho da unidade formada pelos dois circuitos projectados, ligados por um filtro de banda estreita previamente implementado, na recuperação do sinal de relógio em sistemas práticos. A unidade de recuperação de relógio implementada destina-se a ser usada numa demonstração piloto de transmissão a muito alta velocidade, no âmbito do projecto SPEED (Superhighway by Photonically and Electronically Enhanced Digital Transmission) do programa ACTS.

This thesis purpose is the design and implementation of circuits to be used in the synchronization of high bit rate digital signals. At those bit rates clock recovery is usually done using an open-loop structure. Another important aspect to consider at those bit rates is the integration of the timing recovery circuit, that represents many advantages from the viewpoint of cost, size, reliability and performance. Motivated by this, the circuits were developed in the same integrated circuit. Thus, it is presented the design and experimental characterization of a nonlinear circuit and a tuned amplifier, developed in the same monolithic microwave integrated circuit, to be used in a 20 Gsymb/s open-loop clock recovery unit. Performance assessment of the clock recovery unit consisting of the two designed circuits and a narrow bandpass filter previously implemented is also carried out, in pratical systems. The implemented clock recovery unit is to be used in a high speed experimental demonstration, supported by the European Community through the SPEED (Superhighway by Photonically and Electronically Enhanced Digital Transmission) project of the program ACTS.