Métodos realimentados para a distribuição de relógio de alta precisão em CMOS

Abstract

A distribuição de relógio dentro de circuitos integrados apresenta complexidade crescente à medida que a tecnologia CMOS evoluiu. Essa complexidade advêm de um conjunto de factores que colectivamente contribuem para dificultar a transmissão do sinal de relógio, tais como a importância crescente das componentes parasitas das interligações, o aumento do comprimento das linhas de interligação, da frequência de relógio, e do número de registos nos circuitos.

O problema da distribuição de relógio é tradicionalmente abordado de uma forma separada do restante desenvolvimento, recorrendo a estratégias denominadas de “árvore de relógio”, aplicadas globalmente a todo o circuito integrado, e que satisfazem determinados limites de incerteza de relógio. Esta estratégia começa a atingir os seus limites com o crescimento do tamanho dos circuitos integrados.

Esta tese desenvolve abordagens de distribuição de relógio com malhas de realimentação, com vista a ultrapassar as deficiências apresentadas por métodos tradicionais. É apresentado um mecanismo de ajuste remoto de fase, com complexidade mínima, utilizando simetria espacial das linhas de interligação. Este mecanismo permite definir a fase remotamente, independentemente de considerações de distância. Esta técnica é depois explorada de forma a cobrir, entre outros problemas, questões de interligações sem simetria, utilização de componentes virtuais, número e posicionamento de interligações. Também são cobertos aspectos de multiplicação de frequência, sendo inclusive apresentado um sistema de multiplicação de frequências sem oscilador local.

Estas técnicas são formalizadas através de um modelo matemático das linhas de atraso controladas utilizadas neste tipo de distribuição de relógio. Esse modelo permitiu a obtenção de um sistema que permite efectuar comparações entre diferentes mecanismos de distribuição de relógio com realimentação, confrontando-os com mecanismos tradicionais sem realimentação. Juntamente com este modelo é apresentada uma metodologia geral de projecto de sistemas de distribuição de relógio.

Um circuito de teste foi produzido com vista a comprovar as ideias expressas acima. Os resultados mostram como a distribuição realimentada de relógio permite um controlo muito mais exacto da fase do relógio em grandes circuitos.

Clock distribution presents an increasing complexity in integrated circuits as CMOS technologies evolves. This complexity originates from a set of factors that collectively hinder clock transmission, such as the increasing importance of interconnect parasitics and length, the clock frequency increase, and the growth in the number of registers used in circuits.

The clock distribution problem is traditionally approached apart from the remaining circuit development, using clock tree methodologies globally applied to the whole integrated circuit, fulfilling given clock uncertainty bounds. This strategy is reaching its limitations as circuit sizes increase.

This thesis develops new approaches for clock distribution, using feedback loops to overcome these traditional methodologies shortcomings. A system for remote phase synchronization is discussed, presenting minimum complexity by the use of spatial symmetry in interconnect lines. This mechanism is able to define clock phase remotely regardless of any distance considerations. This technique is further exploited in order to handle, among other problems, interconnections without symmetry, virtual components, number and positioning of the interconnections. Frequency multiplication aspects are also covered, and a new oscillatorless frequency multiplication system is presented.

These techniques are formalized through a mathematical model developed for the controlled delay lines used in this type of clock distribution. This model originated the development of a framework for comparison between different feedback-based clock distribution systems, in confrontation with traditional distribution systems. This model is presented in parallel with a general methodology for the project of clock distribution systems.

A test chip was produced in order to support the ideas described above. The results achieved show that feedback-based clock distribution allows a much better control on clock phase for large circuits.