Sistema de multiplexagem para tributários síncronos e assíncronos

Abstract

Esta dissertação descreve a arquitectura de um sistema protótipo de transporte simultâneo de tráfego síncrono (PDH) e assíncrono (Ethernet) sobre um canal de comunicação único. O trabalho realizado abrangeu um conjunto muito vasto de áreas, desde os problemas relacionados com as diferentes interfaces suportadas pelo sistema, passando pela definição e dimensionamento da arquitectura do mesmo e indo até à implementação detalhada de todas as suas unidades fundamentais. Apresenta-se uma solução completamente digital para a implementação do sistema, sendo discutida a arquitectura utilizada. A implementação baseada em tecnologia digital permite o uso deste sistema em diferentes canais de transporte. É prestada especial atenção à implementação detalhada de uma parte substancial deste sistema, onde se incluem os blocos responsáveis pelas funções fundamentais destinadas a melhorar o seu desempenho. A arquitectura proposta foi materializada num circuito protótipo baseado em dois dispositivos de lógica programável (CPLD), capaz de transportar de forma transparente os sinais PDH e Ethernet. A utilização adicional de uma ligação auxiliar para funções de controlo específicas era inicialmente desejada, tendo sido incluída na arquitectura do sistema.

This document describes a prototype system architecture for the simultaneous transport of synchronous (PDH) and asynchronous (Ethernet) traffic through a single communication channel. The work here described covered a magnitude of areas, from system supported interfaces related problems, through system dimensioning and architecture issues, until detailed implementations of all fundamental system units. A fully digital solution for system implementation is presented, as well as the used system architecture. This implementation, based on digital technology, allows the use of this system in different transport medium channels. Special attention is taken with the detailed implementation of large part of this system, including those modules responsible for fundamental functions that improve system performance. The proposed architecture has been materialised in two programmable logic devices (CPLD) - based circuit able to transparently transport PDH and Ethernet signals. An extra auxiliary channel for specific control purposes was additionally desirable, and has been initially included in the defined system architecture.