Implementation of a SM-MIMO precoder for 4G/LTE in a SDR platform

Abstract

The main goal of this dissertation is the development and evaluation of new techniques to be used in new generation of wireless comunication devices. It focuses on the usage of multiple antennas (MIMO), precoding and the usage of spatial multiplexing in disregard of diversity techniques. This makes possible to increase data rates considerably. Throughout the document, are shown several multiplexing techniques, theoretical information about wireless propagation, and multiple antennas techniques. It was proposed and implemented a spatial multiplexing system. Firstly it was implemented in Matlab, with two precoders tested: Zero Forcing (ZF) and Minimum Mean Square Error (MMSE). Subsequently a System Generator implementation (this time with only ZF equalizer) was made in order to make possible the migration to FPGAs. Both implementations were tested and validated, we also concluded that ZF based pre-coder had a lower Bit Error Rate for the same Signal to Noise Ratio (SNR).

O tema central deste trabalho de dissertação centra-se no desenvolvimento e teste de novas técnicas para utilização em comunicações sem-fios de nova geração. Foca-se no uso de várias antenas, técnicas de pré-codificação e no uso de multiplexagem espacial em detrimento de diversidade, de forma a aumentar a largura de banda. Ao longo do documento são apresentadas várias técnicas de multiplexagem, bem como bases teóricas de propagação de sinais rádio e técnicas baseadas no uso de várias antenas no emissor e recetor (MIMO). Foi proposto um sistema de pré-codificação baseado em diversidade espacial. A implementação e teste do bloco pré-codificador SMMIMO foi realizada em primeiro lugar usando um simulador Matlab para efeito de comparação. Foram implementados dois equalizadores: Zero Forcing (ZF) e Minimum Mean Square Error (MMSE); posteriormente procedeu-se à implementação em System Generator de um pré-codificador com equalização ZF, de forma a ser possível a sua implementação em FPGAs. Esta implementação foi igualmente validada por comparação com o bloco implementado em Matlab.