

Sofia Batalha de Oliveira Pascoal Amado

Compensação Digital da Dispersão Cromática



Sofia Batalha de **Oliveira Pascoal** Amado

Compensação Digital da Dispersão Cromática

Dissertação apresentada à Universidade de Aveiro para cumprimento dos requisitos necessários à obtenção do grau de Mestre em Engenharia Eletrónica e Telecomunicações, realizada sob a orientação científica do Doutor Armando Nolasco Pinto, Professor Auxiliar do Departamento de Eletrónica, Telecomunicações e Informática da Universidade de Aveiro.

Dedico este trabalho ao meu Pai...

o júri

presidente	Professor Doutor Paulo Miguel Pereira Monteiro, professor associado da Universidade de Aveiro	
vogais	Professor Doutor Henrique José Almeida Silva professor associado da Universidade de Coimbra, Faculdade de Ciências e Tecnologia	
	Professor Doutor Armando Humberto Moreira Nolasco Pinto	

professor auxiliar da Universidade de Aveiro (orientador)

agradecimentos

Quero agradecer ao Professor Armando Nolasco Pinto, que possibilitou a elaboração desta dissertação e por toda a sua disponibilidade e apoio na orientação da mesma. A sua experiência e conhecimentos foram sem dúvida uma mais valia para o desenvolvimento deste trabalho.

Agradeço ao Instituto de Telecomunicações, enquanto instituição de acolhimento. A todos os colegas e amigos que direta ou indiretamente contribuíram para a concretização não só deste trabalho, mas também de todo o percurso académico, quero deixar o meu muito obrigado por todo o apoio. Em particular gostaria de destacar toda a ajuda prestada pelo meu colega Fernando Guiomar, pela sua disponibilidade, apoio e a ajuda na composição gráfica da tese.

Agradeço ainda aos projetos AdaptDig, financiado pela PT Inovação, SA, NG-COS, financiado pela FCT e Instituto de Telecomunicações, e à rede de excelência EURO-FOS, financiada pela Comissão Europeia, pela possibilidade de participação em diversas discussões de natureza científica, relevantes para este trabalho.

Um agradecimento especial à minha mãe e à minha irmã, pelo seu constante apoio e paciência, pelos seus preciosos conselhos e por todo o investimento que fizeram na minha formação, pois sem isso este trabalho nunca teria sido realizado.

Por fim, quero agradecer ao Fábio Rico por todo o seu apoio, motivação, companheirismo e dedicação. Sem a sua motivação, todos estes anos do percurso académico teriam sido muito mais difíceis.

palavras-chave

comunicações óticas, deteção coerente, eficiência espectral, processamento digital de sinal, dispersão cromática

resumo

O aumento contínuo do tráfego nas redes de telecomunicações, tem vindo a colocar sobre pressão os operadores da rede de transporte. Estes são confrontados com a necessidade de aumentar a capacidade das suas redes e ao mesmo tempo diminuir de forma substancial o custo por bit transportado. Isto tem levado a uma alteração profunda das tecnologias utilizadas nas redes de transporte.

Os formatos de modulação avançados, aliados à deteção coerente e ao processamento digital de sinal, surgem como uma alternativa aos sistemas de modulação em intensidade e deteção direta, permitindo o aumento da capacidade das atuais redes de transporte. Os sistemas de deteção coerente permitem a utilização de formatos multi-nível (onde a informação é transportada na amplitude e fase do campo ótico), o que por sua vez permite o aumento da eficiência espetral dos sistemas de transmissão, e a reutilização dos recursos de rede existentes. Dado que, os recetores coerentes conseguem recuperar a informação transportada nos vários graus de liberdade do campo ótico (o que não era possível na deteção direta), o processamento digital de sinal permite a compensação de distorções da transmissão no domínio digital, diminuindo a necessidade de compensação no domínio ótico.

Nesta dissertação é realizado um estudo detalhado do impacto da dispersão cromática e sua equalização digital em sistemas óticos coerentes, operando a taxas de transmissão até 120 Gb/s. No âmbito deste trabalho são estudados algoritmos de compensação digital da dispersão cromática. Estes algoritmos são inicialmente implementados em ambiente de simulação, através da ferramenta *System Generator*, de modo a validar o seu correto funcionamento. A implementação dos algoritmos em hardware é realizada em ambiente de co-simulação sobre a plataforma *Virtex-6 FPGA ML605* da *Xilinx*, utilizando dados obtidos experimentalmente. Deste estudo resultam indicadores e conclusões importantes para uma futura implementação em tempo real.

keywords

abstract

optical communication, coherent detection, spectral efficiency, digital signal processing, chromatic dispersion

The continuous increase of data traffic in optical communications networks, has been putting network operators under pressure, since they have to increase the capacity of their networks, as well as they have to reduce the cost per bit. This has led to a deep change in the technologies used in transport networks.

The advanced modulation formats, amongst coherent detection and digital signal processing, arise as an alternative to intensity modulation with direct detection systems, providing an increase in the capacity of existing transport networks. The coherent detection system allows the use of multi-level format (where the information is carried in the amplitude and phase of the optical field), which in turn allows increased spectral efficiency of the system and reuse of the existing network resources. Once the coherent receivers can recover the information carried in the various degrees of the optical field of the fiber (which is not possible in the direct detection), the digital signal processing allows the compensations of transmission distortions in the digital domain, decreasing the need for compensation in the optical domain.

In this work a detailed study of the impact of chromatic dispersion and its equalization in digital coherent optical systems is done. Also it was develop algorithms for digital compensation of chromatic dispersion. In order to validate them, the algorithms are initially implemented in the simulation environment through *System Generator* tool. The hardware implementation is performed via co-simulation on the platform *Virtex-6 FPGA ML605* of *Xilinx*, using experimental data. From this study we obtain some results and conclusions that are important for a real-time implementation.

Conteúdo

1	Intr	odução		1
	1.1	Rede	de Transporte e Desafios	1
	1.2	Soluçõ	ŏes/Tendências	3
		1.2.1	Transmissão Coerente	4
		1.2.2	SDH/OTN	5
		1.2.3	Ethernet	6
		1.2.4	Comutação de pacotes vs Comutação de circuitos	7
	1.3	Objeti	vos da Dissertação	8
	1.4	Orgar	ização da Dissertação	8
	1.5	Princi	pais Contribuições	8
	1.6	Public	zações	9
2	Sist	emas C	oerentes	11
	2.1	Sisten	nas de Transmissão Óticos	11
	2.2	Sisten	nas Óticos Coerentes	13
		2.2.1	Primeiros Sistemas Óticos Coerentes - Sensibilidade	13
		2.2.2	Renascimento das Comunicações Ópticas Coerentes - Eficiência Espetral	14
	2.3	Emiss	or Coerente	18
		2.3.1	Moduladores Mach-Zehnder	19
		2.3.2	Moduladores em Quadratura - QPSK	20
		2.3.3	Moduladores PM-QPSK	21
	2.4	Receto	or Coerente	21
		2.4.1	Desmodulação Coerente	21
		2.4.2	Deteção Coerente	23
		2.4.3	Recetor Homódino/Intradino com Diversidade de Fase - QPSK	24

Conteúdo

		2.4.4	Recetor Homódino/Intradino com Diversidade de Fase e Polarização - PM-QPSK	26
	2.5	Proce	ssamento Digital de Sinal	28
	2.6	Concl	usão	30
3	Con	npensa	ção da Dispersão Cromática	3
	3.1	Mode	lação da Fibra Ótica	3
	3.2	Dispe	rsão Cromática	33
	3.3	Equal	ização Ótica da Dispersão Cromática	30
	3.4	Equal	ização Digital da Dispersão Cromática	32
		3.4.1	Equalização no Domínio da Frequência	38
		3.4.2	Método de Overlap-And-Save	39
		3.4.3	Equalização no Domínio do Tempo	40
	3.5	Resul	tados de Simulação	42
		3.5.1	Potência de Entrada vs EVM	43
		3.5.2	Equalização no Domínio Digital	44
	3.6	Resul	tados Experimentais	40
	3.7	Concl	usão	49
4	Con	npensa	ção da Dispersão Cromática em <i>Simulink</i>	5
	4.1	System	n Generator	5
	4.2	Imple	mentação no Domínio da Frequência	52
		4.2.1	Blocos Básicos	52
		4.2.2	Sistema Completo	58
		4.2.3	Resultados de Implementação	63
	4.3	Imple	mentação no Domínio da Tempo	62
		121		~
		4.3.1	Blocos Basicos	68
		4.3.1 4.3.2	Sistema Completo	68 71
		4.3.1 4.3.2 4.3.3	Biocos Basicos	68 71 71
	4.4	4.3.2 4.3.3 Concl	Biocos Basicos	6 7 7 7
5	4.4 Con	4.3.1 4.3.2 4.3.3 Concl	Biocos Basicos	6 7 7 7 7
5	4.4 Con 5.1	4.3.1 4.3.2 4.3.3 Concl	Blocos Basicos Sistema Completo Sistema Completo Resultados de Implementação usão Implementação ção da Dispersão Cromática em FPGA breve introdução às FPGA	63 73 73 73 79 79
5	4.4 Con 5.1	4.3.1 4.3.2 4.3.3 Concl npensa Uma 1 5.1.1	Blocos Basicos Sistema Completo Sistema Completo Resultados de Implementação usão Sistema Completo ção da Dispersão Cromática em FPGA breve introdução às FPGA <i>Virtex-6 FPGA ML605</i>	68 71 71 72 72 72 72 72 72 8
5	4.4 Con 5.1 5.2	4.3.1 4.3.2 4.3.3 Concl npensa Uma 1 5.1.1 Co-Sin	Biocos Basicos Sistema Completo Sistema Completo Resultados de Implementação usão Implementação ção da Dispersão Cromática em FPGA breve introdução às FPGA <i>Virtex-6 FPGA ML605</i> mulação de Hardware	61 7 7 7 7 7 7 7 8 8 8
5	4.4 Con 5.1 5.2 5.3	4.3.1 4.3.2 4.3.3 Concl npensa Uma 1 5.1.1 Co-Sin Imple	Biocos Basicos Sistema Completo Sistema Completo Resultados de Implementação usão usão ção da Dispersão Cromática em FPGA breve introdução às FPGA <i>Virtex-6 FPGA ML605</i> mulação de Hardware mentação em FPGA no Domínio da Frequência	68 7: 7: 7: 7: 7: 7: 8: 8: 8: 8:

Conteúdo

	5.4	Imple	mentação em FPGA no Domínio do Tempo	84
		5.4.1	Ocupação de Recursos na FPGA	86
	5.5	Proces	ssamento em Tempo Real	87
		5.5.1	5/10 Gb/s	87
		5.5.2	40 Gb/s	88
		5.5.3	100 Gb/s	89
	5.6	Concl	usão	89
6	Con	clusões	6	91
	6.1	Tópico	os de Trabalho Futuro	92
Bibliografia			93	
Ar	iexos			99
A	Setu	p Expe	erimental	101

Lista de Acrónimos

Acrónimo	Designação em Português	Designação em Inglês
ADC	dispositivo de conversão analógico-digital	analog-to-digital converter
ASE	ruído de amplificação por emissão espontânea	amplified spontaneous emission
ASIC		application-specific integrated circuit
ASK	modulação digital em amplitude	amplitude-shift keying
BER	taxa de erros de bits	bit error rate
BPSK	modulação digital binária na fase	binary phase-shift keying
CAPEX	custo de capital	capital expenditure
CD	dispersão cromática	chromatic dispersion
CMA		constant modulus algorithm
BPSK	modulação digital binária na fase	binary phase-shift keying
DCF	fibra de compensação da dispersão	dispersion-compensating fiber
DF		decision feedback
DFT	transformada discreta de Fourier	discrete Fourier transform
DPSK	modulação digital diferencial na fase	differential phase-shift keying
DSF	fibra de dispersão transladada	dispersion-shifted fiber
DSP	processamento digital de sinal	digital signal processing
DML	laser modulado diretamente	directly modulated laser
EAM	modulador de eletro-absorção	electroabsorption modulators
EDFA	amplificador ótico de fibra dopada com Érbio	Erbium doped fiber amplifier
EVM	magnitude do vetor de erro	error vector magnitude
FEC	códigos corretores de erros	forward error correction
FF		feed-forward
FF		flip-flop
FFT	transformada discreta de Fourier	fast Fourier transform
FIR	filtro de resposta impulsional finita	finite impulse response
FPGA	dispositivo de processamento com arranjo de portas programável	field-programmable gate array
FSK	modulação digital em frequência	frequency-shift keying
FMC		FPGA mezzanine card
GE		gigabit ethernet
GFP		generic frame protocol
GVD	dispersão da velocidade de grupo	group velocity dispersion

Acrónimo	Designação em Português	Designação em Inglês
HDL		hardware description language
HSSG		higher speed study group
IBI	interferência entre blocos	inter-block interference
IDET	inversa da transformada	inverse discrete Fourier transform
IDFI	discreta de Fourier	
IETF		internet engineering task force
IF	frequência intermédia	intermediate frequency
IIR	filtro de resposta impulsional infinita	infinite impulse response
IFFT	transformada discreta inversa de Fourier	inverse fast Fourier transform
IM/DD	modulação em intensidade	intensity modulation with
	e deteção direta	direct detection
IP		internet protocol
IPTV		internet protocol television
ISI	interferência entre símbolos	inter-symbol interference
ITU		international telecommunication union
LAN	rede de área local	local area network
LiNbO		Lithium Niobate
LUT		lookup tables
MLSE		maximum likehood sequence estimation
MPLS		multi protocol label switching
MPLS-TP		multi protocol label switching
		transport profile
MZ		mach-zehnder
MZM	modulador mach-zehnder	mach-zehnder modulator
NRZ	modulação sem retorno a zero	non return to zero
NLS		nonlinear Schrödinger
NZDSF		non-zero dispersion-shifted fiber
NRZ	modulação sem retorno a zero	non return to zero
LMS		least mean square
LO	oscilador local	local oscillator
OAM	operação, administração	operation, administration,
0/ 11/1	e gestão	and maintenance
OIF		optical internetworking forum

Acrónimo	Designação em Português	Designação em Inglês
OOK	modulação digital binária em amplitude	on-off keying
OPEX	custo de operação	operational expenditure
	malha de captura de fase	optical phase-locked loop
OFLL	no domínio ótico	
OSI		open systems interconnection
OSNR	relação sinal-ruído ótica	optical signal-to-noise ratio
OTN		optical transport network
PBC	acoplador de polarização	polarization beam combiner
PBS	polarizador	polarization beam splitter
PC	controlo de polarização	polarization controller
PDH	hierarquia digital plesiócrona	plesiochronous digital hierarchy
PLL	malha de captura de fase	phase-locked loop
PMD	dispersão dos modos de polarização	polarization mode dispersion
PM OPSK	modulação digital quaternária na fase	polarization-multiplexed quaternary
I WI-QI SK	com multiplexagem na polarização	phase-shift keying
PolSK	modulação digital na polarização	polarization-shift keying
PRBS		pseudo random binary sequence
PSK	modulação digital na fase	phase-shift keying
QAM	modulação de amplitude em quadratura	quadrature amplitude modulation
QPSK	modulação digital quaternária na fase	quaternary phase-shift keying
RAM		random-access memory
RZ	modulação com retorno a zero	return to zero
SDH	hierarquia digital síncrona	synchronous digital hierarchy
SE	eficiência espetral	spectral efficiency
SG		system generator
SG15		study-group 15
SMF	fibra monomodo	single mode fiber
SNR	relação sinal-ruído	signal-to-noise ratio
SOP	estado de polarização	state-of-polarization
TDM	multiplexagem no tempo	time-division multiplexing
VoIP		voice over Internet Protocol
VPI		virtual photonics incorporated
WDM	multiplexagem por divisão	wavelength-division multiplexing
	no comprimento de onda	voice over Internet Protocol virtual photonics incorporated wavelength-division multiplexing

Lista de Símbolos

Símbolo	Significado
a_k	coeficientes do filtro FIR
A_s	amplitude complexa da envolvente do campo elétrico do sinal
A_{LO}	amplitude complexa da envolvente do campo elétrico do LO
A_{ref}	amplitude complexa da envolvente do campo elétrico do sinal de referência
A_{eff}	área efetiva da fibra
A_{eq}	amplitude complexa da envolvente do campo elétrico do sinal equalizado
\widetilde{A}_{rx}	transformada de Fourier do campo ótico do sinal recebido
\widetilde{A}_{tx}	transformada de Fourier do campo ótico do sinal transmitido
B	taxa de transmissão
BW	largura de banda do sinal
С	velocidade da luz no vazio
D	parâmetro de dispersão
D_{SMF}	parâmetro de dispersão da fibra de transmissão
D_{DCF}	parâmetro de dispersão da DCF
$E_{1,2,3,4,5,6,7,8}$	campos elétricos incidentes nos fotodíodos
E_s	campo elétrico do transmissor
$E_{sx} E_{sy}$	componentes de polarização do sinal
$E_{LOx} E_{LOy}$	componentes de polarização do oscilador local
E_{LO}	campo elétrico do LO
f_{IF}	frequência intermédia
f_{LO}	frequência do oscilador local
f_{sig}	frequência do sinal
G	ganho do amplificador
I_I	corrente elétrica da componente em fase do sinal
I_Q	corrente elétrica da componente em quadratura do sinal
Ι	componente em fase
Ι	saída do fotodetetor balanceado
H_{CD}	função transferência da CD no domínio da frequência

Símbolo	Significado
L	comprimento da fibra
L_{SMF}	comprimento da fibra de transmissão
L_{DCF}	comprimento da fibra para compensação da dispersão
L_{span}	comprimento de cada span de fibra
M	número de símbolos
m	número de bits por símbolo
N	número total de coeficientes do filtro
n_2	índice de refração não linear
N_{bits}	número de bits
N_{FFT}	tamanho da FFT
NF	figura de ruído
$N_{samples}$	número de amostras total
N_{span}	número de seções de fibra
N_{sps}	número de amostras por símbolo
P_0	potência ótica do sinal de entrada
P_s	potência do sinal ótico
P_{LO}	potência do oscilador local
Q	componente em quadratura
R	responsividade do fotodíodo
R_sym	taxa de símbolos
t	variável temporal
T	período de amostragem largura temporal da janela de simulação
T_{window}	largura temporal da janela de simulação
$T_{samples}$	largura temporal da janela de amostra
V_1, V_2	tensões elétricas aplicadas nos braços do modulador Mach-Zehnder
V_{π}	tensão de comutação (<i>switching voltage</i>)
z	variável espacial

Símbolo	Significado
α	coeficiente de atenuação
α_{ch}	chirp
$lpha_{xy}$	relação de potência entre as duas componentes de polarização
eta	constante de propagação
β_0	constante de fase da portadora
β_1	inverso da velocidade de grupo
β_2	coeficiente de dispersão da velocidade de grupo
β_3	coeficiente de dispersão de segunda ordem
γ	coeficiente não linear
Δf	estimativa de frequência
δ_{xy}	diferença de fase entre as duas componentes de polarização
e	carga do eletrão
η	eficiência quântica do fotodíodo
λ	comprimento de onda
λ_0	comprimento de onda central do sinal
ħ	constante de Planck
$\phi(V_1,V_2)$	fases óticas de modulação nos braços do modulador Mach-Zehnder
Ψ	deslocamento de fase adicional (tensão de bias)
ω	frequência angular
ω_s	frequência angular do sinal
ω_{LO}	frequência angular do laser oscilador local
Ŧ	operador da transformada de Fourier
$ heta_{sig}$	fase do sinal transmitido
$ heta_{LO}$	fase do oscilador local

Lista de Figuras

1.1	Previsão do crescimento do trátego de dados nas redes de telecomunicações.	2
1.2	Evolução da capacidade da rede de telecomunicações em resposta às mudanças nas aplicações do consumidor.	3
1.3	Limites da densidade espetral de informação por polarização, para transmissão linear e não linear, com deteção coerente e deteção direta	5
1.4	Evolução ao nível da camada 1, tendência para a tecnologia OTN	6
2.1	Evolução do produto taxa de transmissão-distância, através da introdução de tecnologias inovadoras em redes de comunicações óticas, nas últimas duas	
	décadas	12
2.2	Recetor Homódino.	13
2.3	Recetor Heteródino	14
2.4	Diagrama de constelação do formato de modulação OOK	14
2.5	Diagrama de constelação e distância entre símbolos para o OOK e DPSK	15
2.6	Detetor DPSK balanceado	16
2.7	Diagrama de constelação do formato de modulação QPSK	17
2.8	Espetro ótico e diagrama de olho do formato de modulação DPSK e QPSK	17
2.9	Diagrama de constelação do formato de modulação PM-QPSK	18
2.10	Moduladores Mach-Zehnder	19
2.11	Transmissor BPSK.	20
2.12	Moduladores em quadratura	21
2.13	Modulador PM-QPSK	22
2.14	Desmodulação coerente	23
2.15	Recetor coerente intradino	23
2.16	Configuração do recetor coerente	24

.

.

. .

2.17	Configuração do recetor homódino/intradino com diversidade de fase	25
2.18	Configuração do recetor homódino/intradino com diversidade de fase e polarização.	26
2.19	Recetor coerente digital.	28
2.20	Principais módulos de processamento digital de sinal num recetor coerente.	29
3.1	Setup utilizado na simulação do efeito da dispersão cromática num sinal QPSK.	33
3.2	Efeito do ruído num sinal QPSK	34
3.3	Efeito da dispersão cromática num sinal QPSK para $Lspan = 50 \ km.$	35
3.4	Efeito da dispersão cromática num sinal QPSK para $Lspan = 100 \ km.$	35
3.5	Algoritmo para a compensação da dispersão cromática no domínio da frequência.	39
3.6	Algoritmo para a compensação da dispersão cromática no domínio da	
	frequência utilizando o método de <i>Overlap-And-Save</i>	40
3.7	Algoritmo para a compensação da dispersão cromática no domínio do tempo.	41
3.8	Diagrama de blocos do setup implementado em VPI	42
3.9	Resultados de simulação obtidos para um canal de transmissão com DCF ou	
	sem DCF	44
3.10	Desempenho do equalizador digital da dispersão cromática no domínio do tempo em função do número de coeficientes utilizados no filtro FIR.	45
3.11	Desempenho do equalizador digital da dispersão cromática no domínio da frequência em função do número de amostras utilizado por FFT	46
3.12	Desempenho do equalizador digital da dispersão cromática em função da potência ótica de entrada dos dados experimentais.	47
3.13	Desempenho do equalizador digital da dispersão cromática em função do número de coeficientes utilizados no filtro FIR e do número de amostras por bloco FFT, para os resultados experimentais.	47
3.14	Constelações obtidas antes e depois dos algoritmos de processamento digital de sinal, utilizando compensação da dispersão cromática no domínio da	40
	frequência e no domínio do tempo, para os dados experimentais.	48
4.1	Ambiente gráfico do System Generator.	52
4.2	Alguns dos blocos Xilinx utilizados para a implementação do algoritmo de compensação da dispersão cromática no domínio da frequência.	53
4.3	Alguns dos blocos necessários à implementação do algoritmo de <i>overlap-and-</i>	54
4.4	Detalhes de implementação da função exponencial.	57
4.5	Bloco completo para compensação da dispersão cromática no domínio da	
1.0	frequência utilizando o método de <i>overlap-and-save</i> .	58

Lista de Figuras

4.6	Subsistema do bloco completo para compensação da dispersão cromática no domínio da frequência utilizando o método de <i>overlap-and-save</i>	59
4.7	Bloco para a equalização da dispersão cromática das amostras de entrada	60
4.8	Diagrama temporal do subsistema correspondentes ao bloco compensação da dispersão cromática.	61
4.9	Implementação do bloco pós-processador das amostras de saída da FFT, bloco Select_Mux_data	61
4.10	Bloco implementado para dos valores corretos de cada bloco FFT	62
4.11	Bloco Index-Select.	62
4.12	Diagrama temporal do bloco Index-Select	63
4.13	Comparação entre os sinais de saída do equalizador da dispersão cromática no domínio da frequência provenientes do MATLAB [®] vs System Generator	64
4.14	Sinal de erro entre o sinal de saída do MATLAB [®] vs System Generator para a compensação da dispersão cromática no domínio da frequência utilizando o algoritmo de overlap-and-save.	64
4.15	Bloco para teste do algoritmo para compensação da dispersão cromática no domínio da frequência implementado em System Generator	65
4.16	Constelação obtida para o algoritmo de compensação da dispersão cromática no domínio da frequência implementado em System Generator.	66
4.17	Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado nos blocos <i>Gateway In</i> e <i>Shift</i>	67
4.18	Desempenho do equalizador digital da dipersão cromática no domínio da frequência, EVM em função do número de bits utilizado nos blocos <i>Convert</i> anterior ao bloco <i>FFT</i> e no bloco <i>Convert</i> anterior ao bloco <i>Single Port RAM</i> .	68
4.19	Bloco FIR Compiler.	69
4.20	Opções do bloco FIR.	70
4.21	Bloco completo para compensação da dispersão cromática no domínio do tempo utilizando filtros FIR	72
4.22	Comparação entre o sinais de saída do equalizador da dispersão cromática no domínio do tempo provenientes do MATLAB [®] vs System Generator	72
4.23	Sinal de erro entre o sinal de saída do MATLAB [®] vs System Generator para a compensação da dispersão cromática no domínio do tempo utilizando filtros FIR.	73
4.24	Bloco para teste do algoritmo para compensação da dispersão cromática no	
	domínio do tempo implementado em System Generator.	73
4.25	Constelação obtida para o algoritmo de compensação da dispersão cromática no domínio do tempo implementado em System Generator.	74

4.26	Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado no sinal de entrada e para os coeficientes	75
4.27	Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado para os valores de	
	saída do filtro FIR	76
5.1	Arquitectura interna de uma FPGA.	80
5.2	Diagrama de fluxo para o projecto em FPGA	81
5.3	Plataforma <i>Virtex-6 FPGA ML605</i>	82
5.4	Bloco para teste de co-simulação do algoritmo de compensação da dispersão cromática no domínio da frequência.	83
5.5	Bloco implementado para co-simulação do algoritmo de compensação da dispersão cromática no domínio do tempo.	85
5.6	Bloco para teste de co-simulação do algoritmo de compensação da dispersão cromática no domínio do tempo.	86
A.1	Diagrama de blocos do setup implementado experimentalmente	101

Lista de Tabelas

3.1	Parâmetros utilizados na simulação.	34
3.2	Comparação do efeito da dispersão cromática num sinal QPSK, a 10 Gbit/s e 20 Gbit/s	36
3.3	Parâmetros das fibras utilizadas para setup implementado em VPI	43
3.4	Resultados obtidos no MATLAB [®] utilizando compensação da dispersão cromática no domínio da frequência e no domínio do tempo, para os dados	
	experimentais	49
4.1	Comparação dos valores de BER e EVM obtidos para o caso da implementação em MATLAB [®] e em System Generator, utilizando dados experimentais e compensação da dispersão cromática no domínio da frequência	68
4.2	Comparação dos valores de BER e EVM obtidos para o caso da implementação em MATLAB [®] e em System Generator, utilizando dados experimentais e compensação da dispersão cromática no domínio do tempo.	76
5.1	Resultados obtidos da co-simulação utilizando compensação da dispersão cromática no domínio da frequência.	84
5.2	Resultados obtidos da co-simulação utilizando compensação da dispersão cromática no domínio do tempo.	87
A.1	Parâmetros utilizados para setup implementado experimentalmente	102

Capítulo 1

Introdução

Os sistemas de comunicações óticas representam atualmente o principal suporte de transmissão de informação, a média e longa distância. Desde a sua introdução nos finais dos anos 70, a capacidade das ligações óticas tem vindo a crescer exponencialmente, o que tem sido possível graças aos avanços tecnológicos ocorridos nesta área. Apesar do crescimento dos débitos de cerca de 60% ao ano, a constante necessidade de uma maior largura de banda, tem vindo a colocar a capacidade atualmente utilizada muito perto da capacidade máxima teoricamente prevista. Calcula-se que, a médio prazo, as atuais arquiteturas de rede e tecnologias de transmissão serão incapazes de suportar o constante aumento de utilização da rede [1]. Este problema tem levado ao estudo de novas técnicas de transporte de dados que otimizem a capacidade da fibra.

Neste primeiro capítulo, serão identificados alguns dos desafios que tem vindo a ser colocados aos operadores da rede de transporte, assim como as soluções que tem surgido de modo a responder a esses desafios. Na secção 1.1, será feita uma introdução à rede de transporte, e identificados os principais desafios atuais. Na secção 1.2, são apresentadas algumas das tecnologias emergentes, que tem surgido com o intuito de solucionar tais desafios. Por fim, nas secções 1.3, 1.4 e 1.5, são apresentados os objetivos, organização e principais contribuições do presente trabalho.

1.1 Rede de Transporte e Desafios

A rede de transporte também denominada rede de núcleo, transporta tráfego entre cidades, regiões, ou continentes, agregando o tráfego das redes metro e acesso. Esta rede tem como objetivo transportar uma grande quantidade de tráfego, de forma eficiente, ao mesmo tempo que tenta manter o menor custo por bit possível [2].

O fator custo por bit é um fator de extrema importância na indústria das telecomunicações, tendo uma forte influência em todas as decisões de engenharia. Este pode ser dividido em dois fatores: custo de capital (CAPEX - *Capital Expenditure*), quantidade de dinheiro necessária para a instalação da rede; e custo de operação (OPEX - *Operational Expenditure*), quantidade de dinheiro necessária à operação e manutenção da rede [2].

Antes do surgimento dos serviços de web e da consequente massificação do tráfego de Internet, as chamadas de voz geravam a maior parte do tráfego que circulava nas redes de transporte [2]. A proliferação do tráfego Internet, causada pelos novos utilizadores de rede e por aplicações como IPTV (*Internet Protocol television*), VoIP (*voice over Internet Protocol*) e outras aplicações Web suportados por IP(*Internet Protocol*) que requerem uma elevada largura de banda e garantias de qualidade de serviço, levou a atual rede de núcleo a enfrentar novos desafios [3–5]. Atualmente, tem sido verificado um aumento de largura de banda semelhante ao crescimento da Internet, a largura de banda tende a duplicar a cada 12/18 meses [6]. Dado isto, os operadores de telecomunicações tem sido alvo de uma grande pressão por parte dos clientes e mercados, que exigem uma rede com elevada largura de banda e baixo custo. Estes veem-se assim confrontados com a necessidade de alterar as suas infraestruturas de rede, de modo a satisfazer as necessidades do utilizador, ao mesmo tempo que tentam reduzir as despesas através da utilização de técnicas de transmissão de dados mais eficientes [2,4,6,7].

Na Figura 1.1 é apresentada uma previsão do crescimento do tráfego de dados nas redes de telecomunicações, de onde se pode verificar que os serviços IP tem vindo a dominar a rede de transporte, ocupando a maior parte da largura de banda existente.





Da Figura 1.2, verifica-se que a taxa de acesso à rede tem sofrido um crescimento de 15% ao ano, aumento esse que tem sido acompanhado por um aumento constante na largura de banda da rede de núcleo, ou seja, a razão entre a capacidade da rede de núcleo e a taxa de

acesso disponível tem permanecido constante [1].



Figura 1.2: Evolução da capacidade da rede de telecomunicações em resposta às mudanças nas aplicações do consumidor. Círculos: Largura de banda da ligação da rede de acesso disponível. Barras: Rácio da máxima capacidade na rede core e rede acesso [1].

Segundo o autor de [1], de modo a suportar a largura de banda necessária no futuro, caso se mantenha a mesma arquitetura da rede de núcleo, irão ser necessários canais com multiplexagem por divisão no comprimento de onda (WDM - *wavelength-division multiplexing*) que possuam uma eficiência espetral superior a 30 bit/s/Hz, o que representa um desafio técnico enorme e dificilmente atingível, nos dias que correm [1].

1.2 Soluções/Tendências

O crescimento de tráfego de dados, que tem sido verificado na rede de transporte, obriga à reformulação de alguns paradigmas fundamentais desta rede. Dado isto, várias tecnologias têm surgido com o intuito de suportar esse aumento de forma eficiente, solucionando as limitações da atual rede de transporte [2], algumas dessas tecnologias são:

- A tecnologia coerente em sistemas WDM reconfiguráveis, que otimiza a utilização da largura de banda da fibra;
- A *Optical Transport Network* (OTN) é a tecnologia emergente para o transporte transparente e multiplexagem de baixo custo;
- As interfaces Gigabit Ethernet estão a emergir como a tecnologia dominante;
- O *Multi Protocol Label Switching Transport Profile* (MPLS-TP) tem surgido como uma tecnologia de comutação promissora;

1.2.1 Transmissão Coerente

A maioria das atuais redes óticas, são ainda suportadas por sistemas de transmissão baseados na modulação em intensidade e deteção direta (IM/DD - *Intensity Modulation with Direct Detection*) [9]. Esses sistemas apresentam uma forte vantagem face aos restantes sistemas, dada a sua simplicidade e baixo custo de infraestruturas. No entanto, esta tecnologia está a atingir os seus limites de desempenho [9]. A eficiência espetral (SE - *spectral efficiency*, isto é, o número de bits/s transmitidos por cada Hertz de largura de banda) máxima atingida por formatos de modulação que utilizem deteção direta encontrase limitada. Estes formatos utilizam o espetro de forma ineficiente, uma vez que codificam a informação apenas na amplitude do sinal. Por exemplo, um sinal a 10 Gbit/s, com espaçamento entre canais de 100 GHz, possui uma eficiência espetral de 0.1 bit/s/Hz. O recetor é sensível apenas à informação codificada na amplitude do sinal, sendo a informação de fase do sinal perdida durante a deteção. Assim, a aplicabilidade e o desempenho do pósprocessamento digital fica limitado, dificultando a compensação total das distorções lineares do canal [9–11].

A necessidade de aumentar a capacidade do canal ótico tem vindo a provocar a necessidade de alterar os atuais mecanismos de transmissão e receção do sinal [12]. Dado isto, técnicas de deteção coerente, aliadas aos formatos de modulação avançados têm surgido como tecnologias necessárias às futuras redes de transmissão. A utilização de modulação ótica avançada do lado do transmissor tem sido proposta com o intuito de substituir a modulação digital binária em amplitude (OOK- *On-Off Keying*). A utilização da deteção coerente juntamente com o processamento digital de sinal (DSP - *Digital Signal Processing*), do lado do recetor, possibilita a utilização de uma grande variedade de formatos de modulação espetralmente eficientes, uma vez que conseguem recuperar a informação transportada nos vários graus de liberdade da fibra ótica (amplitude, fase e polarização) [12–14]. Dado isto, torna-se possível aumentar a distância entre símbolos transmitidos, de modo a melhorar a sensibilidade do recetor. Concluindo, os formatos de modulação avançados aliados à deteção coerente permitem aumentar a taxa de transmissão e o alcance do sinal ótico, assim como a robustez do sinal às distorções da propagação na fibra e a eficiência espetral do sistema [12, 13].

A maior complexidade associada aos recetores coerentes representa um ponto indesejável para os operadores de rede. Contudo, as recentes inovações tecnológicas ao nível do DSP têm facilitado a implementação comercial destes sistemas [13]. Estas novas tecnologias exigem um compromisso entre a complexidade, eficiência espetral e alcance do sistema [12].

Na Figura 1.3 está representada a densidade espetral de informação em função da densidade de potência transmitida, para sistemas de deteção direta (linha a verde, caso não existissem efeitos não lineares; curva cor de laranja, caso em que são considerados os efeitos não lineares) e sistemas de deteção coerente (linha a azul, caso não existissem efeitos não lineares; curva a vermelho, caso em que são considerados os efeitos não lineares). Da figura, verifica-se que para potências de transmissão elevadas, a capacidade do canal
encontra-se limitada, devido aos efeitos não lineares da fibra. Este facto tem provocado o interesse no estudo de técnicas para compensação dos efeitos não lineares, a fim de permitir a operação do sistema utilizando potências óticas mais elevadas. Da figura, também se observa um aumento significativo na densidade espetral de informação quando se utiliza deteção coerente em vez de deteção direta.



Figura 1.3: Limites da densidade espetral de informação por polarização, para transmissão linear e não linear, com deteção coerente e deteção direta [1]. As linhas onde aumento da densidade espetral de informação é indefinido correspondem ao caso em que os efeitos não lineares da fibra não são tidos em conta, linha azul para a deteção coerente e linha a verde para a deteção direta. A linha vermelha (deteção coerente), e a linha cor de laranja (deteção direta), correspondem ao caso em que os efeitos não lineares são tidos em conta, o que limita a capacidade máxima do canal.

Os formatos de modulação ótica que apresentam maior potencial para implementação são os que utilizam as duas componentes de polarização do sinal. Estes permitem que para a mesma taxa de transmissão se duplique a eficiência espetral do sinal, e se diminuía a largura de banda ótica necessária, permitindo um espaçamento entre canais mais estreito [9].

1.2.2 SDH/OTN

Nas convencionais redes telefónicas a largura de banda reservada para voz é de 4 kHz, o que exige uma frequência de amostragem de 8 kHz. Uma vez que cada amostra é codificada com 8 bits, são necessários circuitos de 64 kbps para o canal de voz [4,15,16].

A necessidade de agregar os circuitos de 64 kbps, de modo a encaminhar o tráfego de voz utilizando multiplexagem no tempo (TDM - *Time-Division Multiplexing*), fez surgir a hierarquia digital plesiócrona (PDH - *Plesiochronous Digital Hierarchy*) [4, 15]. No entanto, os ritmos de transmissão por esta tecnologia suportados tornaram-se insuficientes para transportar a quantidade de informação que circulava nas redes de transporte, o que levou ao surgimento da hierarquia digital síncrona (SDH - *Synchronous Digital Hierarchy*).

A tecnologia SDH era usada para transportar sinais do tipo PDH, após estes terem sido agregados em sinais de ritmos superiores. O SDH possui características muito boas de proteção e recuperação de falhas, possibilitando uma forte capacidade de sobrevivência, com tempos de recuperação inferiores a 50 ms e uma disponibilidade entre 99.99% e 99.999% [4,17]. Um estudo detalhado sobre a tecnologia SDH/SONET pode ser encontrado em [18], [17] e também em [15] sobre SDH/SONET e PDH.

Utilizando o WDM tornou-se possível aumentar o tráfego de dados, através da agregação de múltiplos canais na fibra, multiplexados no comprimento de onda. A utilização da tecnologia WDM torna-se mais económica do que usar sinais SONET/SDH a taxas de transmissão mais elevadas [17]. No entanto, a rede SDH/SONET não se encontrava otimizada para o transporte de sinais WDM, uma vez que esta foi projetada para o transporte de sistemas óticos utilizando apenas um comprimento de onda por fibra [2,17,19]. Assim, surgiu a necessidade de uma rede otimizada para o transporte transparente e com custos eficientes de vários sinais sobre redes WDM. A tecnologia OTN surge como a nova tecnologia da camada de transmissão, que suporta sinais óticos de alta velocidade [3,17,19].

Na Figura 1.4 observa-se a evolução que tem ocorrido ao nível da camada 1, verificandose a tendência para que a tecnologia seja substituída pelo OTN.



Figura 1.4: Evolução ao nível da camada 1, tendência para a tecnologia OTN, baseado em [2].

O OTN tem como objetivo o transporte a longa distância com débitos binários desde 2.5 Gb/s até 100 Gb/s, possuindo boas capacidades de comutação em caso de falha, e funcionalidades de operação, administração, gestão e provisão análogas às da rede SDH [2, 17, 19, 20]. Uma das características mais importantes do OTN está relacionado como os códigos corretores de erros (FEC - *Forward Error Correction*). O FEC do OTN (Reed-Solomon FEC) é mais poderoso face ao do SDH, o que resulta numa melhoria na taxa de erros de bits (BER - *Bit Error Rate*) [19, 20], uma vez que torna-se possível detetar e corrigir mais erros. Mais detalhes da tecnologia OTN podem ser encontrados em [17, 19, 20].

1.2.3 Ethernet

A Ethernet é o protocolo dominante nas redes de área local (LAN - *Local Area Network*), operando nas duas camadas mais inferiores do modelo OSI (*Open Systems Interconnection*), camada física e camada de ligação [4]. Este protocolo permite a transmissão de dados entre dispositivos, de forma transparente, encarregando-se da sincronização, recuperação de relógio, serialização e outros aspetos relativos à camada física de transporte. Atualmente, 95% do tráfego que atravessa as redes de transporte tem origem ou termina numa porta

Ethernet [4]. Os serviços *broadband* estão a ser rápida e amplamente difundidos, assim a Ethernet tem ganho uma maior importância não só em LANs, mas também em aplicações *inter-office* devido aos avanços das interfaces óticas.

Aproximadamente a cada dois anos, uma nova hierarquia é anunciada para as telecomunicações. Nos últimos dois anos, as ligações a 40 Gb/s tem dominado as telecomunicações, no entanto dado o ininterrupto e exponencial aumento da procura por largura de banda, assim como as expectativas da Ethernet a 100 Gb/s, é previsível que os 100 Gb/s se tornem na próxima geração para as redes de transporte, permitindo responder a essas necessidades a custos razoáveis [21,22].

100 Gigabit Ethernet (GE) é a tecnologia que tem surgido para satisfazer os crescentes requisitos de largura de banda nas telecomunicações. Três organizações estão envolvidas no desenvolvimento do 100 GE:

- IEEEs *Higher Speed Study Group* (HSSG) define as especificações Ethernet sob o termo 802.3ba [21];
- No ITU-T, o grupo de padronização *Study-Group 15* (SG15), lida com a integração dos sinais a 100 Gigabit Ethernet com o *framework* OTN [21], este tem trabalhado juntamente com o IEEE 802.3ba, com o intuito de especificar uma nova taxa de transmissão e formato de sinal de modo a acomodar o transporte do sinal 100 GE através do OTN [23].
- O grupo de trabalho *Physical and Link Layer* (PLL) do OIF (*Optical Internetworking Forum*) está a trabalhar na integração desses sinais com a tecnologia 100 G DWDM [21].

1.2.4 Comutação de pacotes vs Comutação de circuitos

Nos anos 90, os serviços de dados começaram a ganhar destaque e várias tecnologias começaram a ser desenvolvidas com o intuito de transportar pacotes sobre redes baseadas em circuitos. Na primeira década deste século, o volume de tráfego de dados ultrapassou largamente o volume de tráfego de voz. Assim, as operadoras perceberam que não podiam continuar a fornecer serviços com custos eficientes, transportando predominantemente pacotes sobre uma infraestrutura otimizada para circuitos. Desde então, as telecomunicações têm vindo a evoluir de um modelo baseado na comutação de circuitos para comutação de pacotes (otimizado para o serviço de dados) [2,5,24].

Diversas pilhas protocolares têm surgido de modo a tornar possível a implementação de redes de transporte baseadas em comutação de pacotes. A tecnologia MPLS-TP surge atualmente como solução mais promissora para as redes de transporte ótico baseadas em comutação de pacotes. Esta tecnologia tem por base o protocolo MPLS (Multi Protocolo Label Switching), que opera tradicionalmente entre a camada 2 e a camada 3 do modelo OSI, sendo assim por vezes referida como uma tecnologia da camada 2.5 [4,16]. O MPLS-TP encontra-se em desenvolvimento pelo IETF e o ITU-T desde 2008 [4]. Esta tecnologia permite às operadoras aproveitar os benefícios das infraestruturas existentes e melhorar a

eficiência e eficácia das redes de transporte de pacotes, ao mesmo tempo que mantém as funções operação, administração e gestão (OAM - *Operation, Administration, and Maintenance*) [7,24].

1.3 Objetivos da Dissertação

Os formatos de modulação avançados, assim como os sistemas de deteção coerente em conjunto com o processamento digital de sinal são tecnologias chave que irão permitir responder à crescente necessidade de aumentar de largura de banda. Dado isto, os principais objetivos desta dissertação são:

- Estudar as atuais redes de transporte, identificando as principais tecnologias emergentes;
- Investigar a importância dos sistemas coerentes nas futuras redes de transporte, assim como analisar e destacar problemas associados à sua implementação prática;
- Estudo de técnicas da compensação digital de fenómenos associados à transmissão do sinal em sistemas coerentes, nomeadamente estudo detalhado da compensação digital da dispersão cromática.

1.4 Organização da Dissertação

Este documento encontra-se dividido em cinco capítulos, divididos em várias secções. Neste primeiro capítulo é exposto o contexto em que está inserido o tema desta dissertação, onde são apresentados os atuais desafios colocados aos operadores da rede de transporte. São também apresentadas algumas das principais soluções/tecnologias emergentes que tendem a dar responda a esses desafios.

No capítulo 2 são apresentados os principais fundamentos associados aos sistemas coerentes, nomeadamente os que possibilitem velocidades de transmissão da ordem dos Terabit/s. No capítulo 3 é analisada em detalhe a dispersão cromática, assim como possíveis formas de a compensar, uma vez que a tolerância à dispersão cromática é um parâmetro bastante importante em sistemas óticos a elevadas taxas de transmissão. No capítulo 4 são apresentados e analisados os algoritmos implementados em System Generator, assim como alguns resultados de implementação. No capítulo 5 é analisada a implementação dos algoritmos em hardware. Por fim são apresentadas as principais conclusões desta dissertação, e dados pontos de reflexão para um futuro trabalho.

1.5 Principais Contribuições

Na opinião da autora, na área de investigação do processamento digital de sinal para sistemas coerentes, o presente trabalho contribuiu para os seguintes tópicos:

- Desenvolvimento e teste de algoritmos digitais para a compensação da dispersão cromática suscetíveis de uma implementação em hardware, FPGA;
- Análise comparativa entre a implementação do algoritmo implementado no domínio da frequência e no domínio do tempo.
- Quantificação dos recursos de hardware (capacidade de paralelismo da FPGA, ADCs) necessários para uma implementação em tempo real dos algoritmos desenvolvidos.

1.6 Publicações

Deste trabalho resultaram as seguintes publicações:

- F. P. Guiomar, S. B. Amado, N. J. Muga, A. N. Pinto, C. Rodrigues, B. Marques, P. Costa, P. Mão-Cheia, "Processamento digital adaptativo em sistemas óticos 40/100G", Revista Saber e Fazer Telecomunicações, vol. 15, pp. 135-141, 2012;
- S. B. Amado, F. P. Guiomar, A. N. Pinto, "Digital Equalization of Chromatic Dispersion in an FPGA", submetido à 9th Conference on Telecommunications (ConfTele), Castelo Branco, Portugal, 2013;

Capítulo 2

Sistemas Coerentes

Em sistemas de transmissão óticos podem ser utilizadas várias arquiteturas, atualmente destacam-se: os sistemas de deteção direta e os sistemas de deteção coerente. Dadas as vantagens referidas no capítulo 1, os sistemas coerentes têm-se revelado uma solução promissora para as futuras redes de telecomunicações, com base nisso, neste capítulo serão abordados, de uma forma geral, os sistemas de deteção coerentes.

Inicialmente na secção 2.1, são abordados os sistemas de transmissão óticos, e apresentadas algumas das inovações que têm ocorrido nesses sistemas. Na secção 2.2, será analisada a evolução dos sistemas óticos coerentes. Nas subsequentes secções será dado ênfase à tecnologia relativa aos atuais sistemas coerentes (recetor coerente intradino). Assim, na secção 2.3, serão analisados os emissores coerentes, e na secção 2.4 será estudada a deteção coerente. Para terminar, na secção 2.5, serão analisados os algoritmos mais relevantes que podem ser implementados através de processamento digital de sinal (DSP - *Digital Signal Processing*), nomeadamente no caso do sistema de modulação digital quaternária na fase com multiplexagem na polarização (PM-QPSK - *Polarization-Multiplexed Quaternary Phase-Shift Keying*).

2.1 Sistemas de Transmissão Óticos

A fibra ótica não é um canal de comunicação ideal, pois para além de possuir uma largura de banda finita, é vulnerável à dispersão cromática (CD - *Chromatic Dispersion*) e às não linearidades do canal. Estes problemas devem ser controlados de modo a garantir a fiabilidade no transporte de informação a longas distâncias.

Nas últimas duas décadas foram introduzidas diversas tecnologias óticas inovadoras, sendo de seguida sumariamente analisadas as mais significativas. Uma das inovações cruciais foi a introdução dos amplificadores óticos de fibra dopada com Érbio (EDFAs - *Erbium Doper Fiber Amplifier*) [25, 26]. Estes foram introduzidos no início dos anos 90 e permitiram aumentar drasticamente o alcance do sinal ótico sem recurso a regeneradores elétricos. Para além disso, os EDFAs possuíam um ganho e largura de banda elevados (> 20 dBs e > 4 THz, respetivamente), assim como uma figura de ruído pequena (< 6 dB) [27].

Outra das inovações fundamentais foi a tecnologia de multiplexagem por divisão no comprimento de onda (WDM - *Wavelength-Division Multiplexing*) [25, 26], esta possibilitou a transmissão simultânea de vários canais multiplexados na frequência, através de uma única fibra. Além disso, é possível amplificar vários canais WDM, uma vez que essa

tecnologia pode ser combinada os EDFAs [1,25]. Existem outras tecnologias que permitiram aumentar significativamente o produto taxa de transmissão-distância, como por exemplo: a compensação ótica da CD; a amplificação de Raman; a introdução de códigos correctores de erros (FEC - *Forward Error Correction*), e a compensação adaptativa da CD e da dispersão dos modos de polarização (PMD - *Polarization Mode Dispersion*) [1,25].

A Figura 2.1 ilustra as principais inovações ocorridas nos sistemas de transmissão óticos, desde 1990 até à data.



Figura 2.1: Evolução do produto taxa de transmissão-distância, através da introdução de tecnologias inovadoras em redes de comunicações óticas, nas últimas duas décadas. Representação gráfica obtida a partir da informação presente em [25].

A modulação ótica avançada e os detetores coerentes foram alvo de estudos por parte da investigação científica no início dos anos 90. A principal motivação para o estudo desses sistemas, prendia-se com o facto de se querer aumentar a sensibilidade dos convencionais sistemas de deteção direta, aumentando assim o alcance dos mesmos [11, 28–30]. Com o aparecimento dos amplificadores óticos EDFAs foi possível, mesmo utilizando deteção direta, atingir distâncias de transmissão mais elevadas, o que levou ao desinteresse pelos recetores coerentes, uma vez que estes apresentavam um custo de implementação e uma complexidade mais elevados. Para além disso, a sensibilidade do recetor deixou de ser um parâmetro crítico devido à amplificação introduzida pelos EDFAs [11,25,29,30].

A evolução dos sistemas de comunicações óticos para taxas de transmissão de vários gigabit por segundo por canal ótico (10/40/100 Gb/s), trouxe a necessidade de otimizar a ocupação de largura de banda da fibra [25,31]. Os recetores coerentes e os formatos de modulação avançados voltaram a ser alvo de grande atenção por volta do ano 2000, onde as principais motivações subjacentes a esses estudos foram: a elevada eficiência espetral (SE - *Spectral Efficiency*) destes sistemas; a utilização de DSP para maximização do desempenho da rede [25, 29, 31]; maior reconfigurabilidade dos sistemas; redução de custos e consumo energético através de remoção de amplificadores, fibras de compensação da dispersão (DCF - *Dispersion-Compensating Fiber*) e outros componentes óticos; entre outros.

À cerca de uma década atrás, a capacidade máxima de uma fibra monomodo era de 6.4 Tb/s [32]. A combinação dos formatos de modulação avançados, deteção coerente e DSP fez subir essa capacidade para 101 Tb/s em 2011, verificando-se um aumento de cerca de 16 vezes, o que equivale a um aumento médio de 32% por ano [32].

2.2 Sistemas Óticos Coerentes

2.2.1 Primeiros Sistemas Óticos Coerentes - Sensibilidade

Os primeiros sistemas de comunicação óticos utilizavam esquemas de modulação em intensidade e deteção direta (IM/DD - *Intensity Modulation with Direct Detection*), onde lasers semicondutores eram modulados em intensidade, sendo o sinal posteriormente detetado por um simples fotodíodo [31]. Estes sistemas, inicialmente sem amplificação ótica, apresentavam um alcance reduzido (< 100 km), o que levou ao estudo dos recetores coerentes.

Os dois esquemas de deteção coerente inicialmente desenvolvidos eram baseados em deteção homódina e heteródina. Na deteção homódina, a frequência ótica do oscilador local (LO - *Local Oscillator*) é idêntica à do sinal recebido e portanto $f_{IF} = |f_{Sig} - f_{LO}| = 0$ [31]. A estrutura do recetor homódino e o espetro do sinal à saída do fotodetetor balanceado estão representados na Figura 2.2. No caso dos recetores heteródinos a frequência do LO não é idêntica à do sinal recebido, logo o sinal resultante do batimento do sinal recebido com o LO vai estar centrado numa frequência diferente de zero, a qual é designada por frequência intermédia (IF - *Intermediate Frequency*), f_{IF} (Figura 2.3a). Torna-se assim necessário utilizar um oscilador elétrico de modo a fazer a conversão do sinal IF para banda base [10]. Na Figura 2.3 está representada a estrutura do recetor heteródino e o espetro do sinal à saída dos fotodetetores [31].



Figura 2.2: Recetor Homódino. Figuras originalmente publicadas em [10]

A deteção homódina oferece uma sensibilidade 3 dB superior à deteção heteródina, o que se deve ao do facto de o recetor homódino produzir apenas 50% de ruído em relação ao recetor heteródino [11], o que está comprovado teoricamente em [33]. Para além disso, o recetor homódino apresenta também um sistema de pós-deteção simples e uma largura de banda de recetor reduzida. Embora o recetor heteródino utilize apenas um fotodíodo



Figura 2.3: Recetor Heteródino. Figuras originalmente publicadas em [10]

balanceado e possua um híbrido ótico mais simples [10], a largura de banda a este necessária é maior do que a necessária a um recetor homódino. Das Figuras 2.3b e 2.2b é visível que as fotocorrentes do detetor heteródino e homódino possuem uma largura de banda de f_{IF} + BW e BW, respectivamente, onde BW corresponde à largura de banda do sinal [10].

Estes sistemas exigem um sincronismo de fase analógico difícil de realizar na prática [31]. Na deteção homódina são necessárias PLL's (*Phase-Locked Loop*), implementadas no domínio ótico, para controlo da frequência e fase do LO. Por sua vez, o recetor heteródino exige o uso de PLLs no domínio elétrico, em vez de PLLs óticas, o que é relativamente mais simples de realizar na prática e permite reduzir os requisitos associados à pureza espetral do laser [11]. Contudo, ambos os detetores estão condicionados pela sua complexa e cara implementação, o que aliado ao surgimento dos EDFAs, levou ao abandono desta tecnologia durante mais de uma década.

2.2.2 Renascimento das Comunicações Ópticas Coerentes - Eficiência Espetral

Após o desinteresse, que durou vários anos, relativamente à deteção coerente, o aumento contínuo do tráfego de dados nas redes de telecomunicações tornou-se uma ameaça para a capacidade dos sistemas de transmissão IM/DD. Tal como já foi referido no capítulo 1 estes sistemas apresentam limitações ao nível da SE, estando limitados a uma SE de 1 bit/s/Hz/polarização característica dos formatos de modulação digital binária em amplitude (OOK - *On-Off Keying*) [11,31]. Por conseguinte, surgiu o interesse em formatos de modulação avançados, que permitiam aumentar a SE do sistema, trazendo a consequente necessidade de alterar os mecanismos de deteção, substituindo os sistemas de deteção direta por deteção coerente.



Figura 2.4: Diagrama de constelação do formato de modulação OOK.

O principal objetivo dos atuais sistemas coerentes consiste em aumentar a SE do sistema. Assim, desde então têm sido utilizados formatos de modulação onde cada símbolo codifica mais do que 1 bit de informação, ou seja, formatos de modulação onde M símbolos podem ser codificados com $m = \log_2 M$ bits de dados, permitindo SEs até m bit/s/Hz/polarização [31].

A adoção de formatos de modulação avançados permite que para a mesma taxa de transmissão (bits/s), a taxa de símbolos transmitidos (baud/s) seja reduzida, o que tende a provocar um estreitamento do espetro, proporcionando maiores SEs [25,31,34]. Por outro lado, é possível aumentar a taxa de transmissão e o número de bits por símbolo transmitidos, sendo que assim a taxa de símbolos é mantida constante. Neste caso, torna-se possível utilizar as mesmas infraestruturas de rede, e deste modo, aumentar a capacidade da rede sem que sejam necessários amplificadores óticos com uma largura de banda mais elevada. Uma vez que, para a mesma taxa de transmissão, os sistemas com elevada SE apresentam uma largura de banda menor, estes tornam-se mais resistentes às distorções provenientes das várias filtragens óticas e distorções lineares da transmissão ótica. Contudo, estes benefícios tendem a ser acompanhados por uma menor tolerância ao ruído e uma maior complexidade associada ao transmissor e ao recetor [25,26].

DPSK: A utilização do formato de modulação digital diferencial na fase (DPSK - *Differential Fase Shift Keying*) juntamente com a deteção diferencial, surgiu no início dos anos 2000. Este formato surgiu como uma alternativa aos sistemas IM/DD, antes da utilização dos sistemas coerentes, aparecendo como uma solução intermédia em termos de complexidade e desempenho [11, 27]. O sucesso e a motivação associados a este tipo de sistema estava relacionado com a melhoria de 3 dB na sensibilidade do recetor em relação ao OOK.

Na Figura 2.5 estão representados os diagramas de constelação e a distância entre símbolos, para o formato de modulação OOK e DPSK (considerando a mesma energia por bit). No caso do sinal OOK, os bits podem ter uma amplitude igual a "1"ou igual a "0", o que equivale a uma potência média por bit de 1/2. Para um sinal DPSK, de modo a que a potência média seja de 1/2, a amplitude de cada bit deverá ser de $\sqrt{2}/2$ ou $-\sqrt{2}/2$, logo a intensidade de cada símbolo irá ser 1/2. A distância entre dois símbolos no caso do sinal OOK é 1 e no caso do DPSK é $\sqrt{2}$, o que explica a melhoria de 3 dB na sensibilidade do DPSK em relação ao OOK [27]. Logo, para a mesma taxa de erros de bits (BER - *Bit Error Rate*) é tolerado um ruído ótico mais elevado no caso do DSPK, o que se traduz numa redução da relação sinal-ruído ótica (OSNR - *Optical Signal-to-Noise Ratio*) necessária [10,11,27,31].



Figura 2.5: Diagrama de constelação e distância entre símbolos para o OOK e DPSK [27]

Outra motivação para o estudo dos sistemas de deteção diferencial foi o facto de estes apresentarem uma estrutura de recetor mais simples que o recetor coerente, Figura 2.6. Observa-se da figura que o recetor é constituído por dois caminhos óticos, que possuem comprimentos diferentes de modo a causar um atraso no interferómetro, conectados a um fotodíodo em configuração balanceada. Dada a insensibilidade dos fotodíodos à informação transportada na fase do sinal, o recetor toma a decisão com base na diferença de fase entre o símbolo de interesse o símbolo de referência [10,31,35].



Figura 2.6: Detetor DPSK balanceado que faz uso de um interferómetro de atraso ótico de modo a converter a modulação de fase em modulação em amplitude [31].

Embora a deteção diferencial seja uma solução atrativa para as redes de transporte, existem algumas limitações associadas a esta. As fotocorrentes geradas pelos detetores diferenciais não são funções lineares do campo ótico o que limita a desempenho da póscompensação digital [10, 11]. Outra desvantagem da deteção diferencial é o facto de o sinal de referência ser o símbolo anterior, que virá degradado pelo ruído acumulado ao longo do caminho de transmissão [27]. Para além disso, para formatos de modulação de ordem mais elevada a complexidade do hardware associado à deteção diferencial aumenta significativamente [11, 31]. Em contrapartida, os detetores coerentes fornecem conversão linear do campo ótico para o domínio elétrico, permitindo a compensação total das distorções lineares no domínio digital [11]. Também, na deteção coerente é utilizado um LO como sinal de referência, que não virá degradado pelo ruído de transmissão.

QPSK: Um dos formatos de modulação mais estudados na deteção coerente é o formato de modulação digital quaternária na fase (QPSK - *Quaternary Phase-Shift Keying*), que apresenta quatro estados de fase e uma potência constante. Este formato de modulação codifica 2 bits de informação por símbolo, o que permite reduzir a taxa de símbolos transmitidos por um fator de dois e assim duplicar a SE dos formatos de modulação binária. Dado isto, torna-se possível a transmissão de 40 Gb/s (20 Gbaud/s), utilizando uma largura de banda de ≈ 20 GHz [26,31,34]. Os sinais de ataque ao modulador podem ser gerados a uma taxa igual a metade da taxa de transmissão, o que permite reduzir os requisitos associados aos componentes ótico-eletrónicos, sendo este um fator importante dada a limitada largura de banda dos moduladores [25,27].

Tal como o sinal DPSK, a potência média por bit do QPSK é 1/2, o que corresponde a uma potência média por símbolo de 1. A sensibilidade obtida para um sinal QPSK é igual à do sinal DPSK. O diagrama de constelação do sinal QPSK é apresentado na Figura 2.9, onde os símbolos estão localizados na circunferência de raio unitário e possuem uma distância entre si de $\sqrt{2}$ [27]. No entanto, é importante referir que para a mesma taxa de transmissão, o sinal QPSK torna-se mais tolerante aos efeitos lineares da fibra, uma vez que apresenta uma taxa de símbolos mais reduzida em relação ao sinal OOK [14,23,34]. O modulador e recetor para um sinal QPSK são apresentados nas secções 2.3 e 2.4.



Figura 2.7: Diagrama de constelação do formato de modulação QPSK.

Os espetros óticos e diagramas de olho do sinal DPSK e QPSK são apresentados na Figura 2.8, onde é possível observar que o espetro do QPSK é igual ao espectro do DPSK. No entanto, o QPSK encontra-se comprimido na frequência por um fator de dois, visto que para a mesma taxa de bits, a taxa de símbolos do sinal QPSK é metade da taxa de símbolos do sinal DPSK.



Figura 2.8: Espetro ótico e diagrama de olho do formato de modulação DPSK e QPSK, onde a largura de banda do sinal QPSK é cerca de metade da largura de banda do sinal DPSK [31].

Outro parâmetro atualmente muito utilizado para a codificação de dados é a polarização do campo ótico. Utilizando as duas polarizações do campo ótico torna-se possível reduzir a taxa de transmissão por um fator de dois, alcançando-se uma maior SE e uma maior tolerância contra distorções de transmissão da fibra.

PM-QPSK: Através da transmissão de informação nas duas polarizações do campo ótico, torna-se possível no caso de um sinal PM-QPSK, transmitir 4 bits de informação por símbolo, sendo o respetivo diagrama de constelação apresentado na Figura 2.9.

Vários estudos têm sido realizados de modo a perceber qual o formato de modulação mais adequado para o transporte de sinais a 100 Gb/s. O formato de modulação PM-QPSK possui uma elevada tolerância à CD e PMD, maior alcance de transmissão, elevada resiliência à filtragem ótica, assim como baixo custo e baixa complexidade em relação a outros formatos de modulação. Daqui se concluí que, o PM-QPSK a operar a 112 Gb/s (12% de overhead contemplando FEC), associado à deteção coerente e DSP, surge como o formato



Figura 2.9: Diagrama de constelação do formato de modulação PM-QPSK.

de modulação mais promissor para os 100 GE (*Gigabit Ethernet*) [9,11,36]. Este formato utiliza uma taxa de símbolos igual a 28 Gbaud/s e uma SE de 2 b/s/Hz, o que o torna compatível com a atual grelha de 50 GHz e com os dispositivo de conversão analógico-digital (ADC - *Analog-to-Digital Converter*) de 50 GSamples/s comercialmente disponíveis [11].

Após terem sido realizadas várias experiências para os 100 Gb/s, a primeira realização em tempo real de um sistema de transmissão adequado para 100 GE foi demonstrada em 2010, tendo sido o resultado de um esforço conjunto entre AT&T, Opnext e Cisco [37]. O sistema implementado em tempo real possuía um único canal a uma taxa de 126.5 Gb/s e utilizava 4 ADCs de alta velocidade e um *array* de dispositivo de processamento com arranjo de portas programável (FPGA *- Field-Programmable Gate Array*), tendo sido atingida uma distância de transmissão de 1800 km livre de erros, após o FEC [37]. Este formato de modulação tem também sido utilizado para transmissões a uma taxa de 224 Gb/s, utilizando para tal 56 Gbaud [34].

Em 2010, foram realizadas várias implementações em tempo real utilizando FPGAs [34]. No entanto, o primeiro *transponder* a 100 Gb/s comercialmente disponível, desde 2010, utiliza uma ASIC (*Application-Specific Integrated Circuit*) e a opera de acordo com as normas de implementação do OIF (*Optical Internetworking Forum*) [34].

2.3 Emissor Coerente

Ao estudar formatos de modulação óticos, há que ter em conta o cenário de aplicação final de modo a selecionar a técnica de modulação mais eficiente, dado que existem aspetos práticos que podem condicionar a aplicação da tecnologia. Atualmente, as técnicas de modulação mais utilizadas são: lasers modulados diretamente (DMLs - *Directly Modulated Lasers*), moduladores de eletro-absorção (EAMs - *Electroabsorption Modulators*) e moduladores Mach-Zehnder (MZMs - *Mach-Zehnder Modulators*).

Nos sistemas coerentes os moduladores normalmente utilizados são os Mach-Zehnder, e seus derivados, os chamados moduladores em quadratura (*nested Mach-Zehnder Modulators*). Os restantes moduladores fazem modulação através de variações de corrente. Ao variar a corrente aplicada no modulador, a densidade de portadores varia, por conseguinte o índice de refração também irá variar, gerando variações na frequência que irão causar o chamado *chirp*. Este fenómeno é indesejado uma vez que provoca o alargamento do espetro do sinal,

limitando a distância máxima atingida. Posto isto, nesta secção serão apenas estudadas as tecnologias associadas aos emissores coerentes.

2.3.1 Moduladores Mach-Zehnder

Os MZMs são moduladores externos que funcionam pelo princípio da interferência, sendo a estrutura e a função transferência destes moduladores apresentada na Figura 2.10. Da figura observa-se que o sinal ótico à entrada do modulador é inicialmente dividido em dois caminhos diferentes. Ambos os caminhos estão equipados com moduladores de fase que irão criar uma diferença de fase entre os dois sinais óticos gerados, diferença essa que é controlada pelas tensões aplicadas nos moduladores de fase $(V_1(t), V_2(t))$. Por fim, os dois sinais óticos são acoplados gerando um sinal modulado através de um fenómeno de interferência [31,38].



Figura 2.10: Moduladores Mach-Zehnder [31].

Da figura 2.10, observa-se que a função transferência do modulador apresenta uma periodicidade de $2V_{\pi}$. De modo a gerar uma mudança de fase de π num dos braços do modulador é necessária uma tensão de modulação de V_{π} , chamada de tensão de comutação (*switching voltage*) [31].

A função de transferência do MZM está demonstrada em [38], sendo dada pela equação (2.1), onde $\Phi(V_{1,2})$ são as fases óticas de modulação dos dois braços do MZM e Ψ um deslocamento de fase adicional, este também conhecido por tensão de bias, é constante no tempo e $i = \sqrt{-1}$.

$$T_E(V_1, V_2) = \frac{1}{2} \{ e^{i\phi(V_1)} + e^{i\phi(V_2) + i\psi} \} = e^{i(\phi(V_1) + \phi(V_2) + \psi)/2} \cos[(\phi(V_1) - \phi(V_2))/2 - \psi/2]$$
(2.1)

Tal como o DML e o EAM, o MZM também pode apresentar uma componente de *chirp*, ou seja, a modulação em intensidade pode ser acompanhada por uma modulação de fase indesejada [31]. Contudo, caso essa não seja desejada é possível eliminá-la. Para tal, os dois braços do modulador devem ser conduzidos com tensões de igual amplitude mas simétricas uma da outra $[V_1(t) = -V_2(t)]$. Esta condição é conhecida como *balanced driving* ou *push-pull operation*.

Em [38] é apresentada a equação do *chirp* para pequenos sinais, equação (2.2), de onde é possível comprovar que a condição anteriormente enunciada é verdadeira e que $V_1(t) = -V_2(t) \Rightarrow \alpha_{ch} = 0$. Garantida esta condição, torna-se possível modular a intensidade ótica sem introduzir variações instantâneas da frequência do sinal ótico [38].

$$\alpha_{ch} = \frac{V_1 + V_2}{V_1 - V_2} \tag{2.2}$$

O sinal de modulação digital binária na fase (BPSK - *Binary Phase-Shift Keying*) pode ser gerado a partir de um laser seguido de um MZM, que é atacado por um sinal modulador correspondente aos dados a enviar, a uma taxa correspondente à taxa de transmissão [27], Figura 2.11.



Figura 2.11: Transmissor BPSK.

Atualmente, os MZMs são a base para a modulação de muitos dos formatos de modulação avançados, uma vez que permitem modular a intensidade e a fase do campo ótico de forma independente [31,38]. Nos dias de hoje, existem MZMs baseados em LiNbO₃ (*Lithium Niobate*) disponíveis para modulação até 40 Gb/s [31].

2.3.2 Moduladores em Quadratura - QPSK

Para modular a amplitude e a fase do campo ótico, são utilizados moduladores em quadratura. A estrutura do modulador em quadratura é apresentada na Figura 2.12, onde se observa que este é constituído por dois MZMs em paralelo. Inicialmente, o sinal ótico à entrada do modulador é dividido em dois braços, cada um dos braços possuindo um sub-MZM que irá modular um fluxo de dados independente. Normalmente é utilizada modulação *chirp-free*, cujas tensões são dadas por $\pm(V_1(t))$ e $\pm(V_2(t))$ [31].

Na figura é também apresentado um exemplo da modulação de um sinal QPSK, onde se observa que os sinais de ataque ao modulador possuem uma taxa correspondente à taxa de símbolos, ou seja, igual a metade da taxa de transmissão de informação (B/2). Para além disso, verifica-se também que os sinais gerados à saída de cada modulador são do tipo BPSK, obrigando à utilização de um terceiro modulador, que tem como função introduzir uma diferença de fase de 90° entre os dois sinais modulados, colocando-os em quadratura [27,31]. Por fim, à saída do acoplador é obtido um sinal com quatro estados de fase separados entre si de $\pi/2$, apresentando uma componente em fase (I) e uma componente em quadratura (Q).



Figura 2.12: Moduladores em quadratura.

Os moduladores em quadratura encontram-se comercialmente disponíveis em tecnologia LiNbO₃ para velocidades de 20 Gb/s em cada sub-MZM, permitindo a geração de sinais QPSK a 40 Gb/s [31]. Protótipos para uma taxa de transmissão de 111 Gb/s têm sido apresentados para a modulação QPSK [31].

2.3.3 Moduladores PM-QPSK

Para a modulação de sistemas com dupla polarização é necessário um transmissor mais complexo; são portanto utilizados dois moduladores em quadratura, de modo a cobrir as duas polarização do sinal.

O sinal atualmente mais estudado que faz uso de ambas as polarizações do campo ótico é o PM-QPSK. Na Figura 2.13 está representada a estrutura do modulador PM-QPSK, onde se observa que cada um dos moduladores modula metade da luz do laser. Um laser a operar continuamente gera uma portadora que ao passar por um polarizador (PBS - *Polarization Beam Splitter*) dá origem a duas portadoras independentes, alinhadas com as componentes vertical e horizontal do vetor polarização [9, 10, 29]. Os moduladores IQ são atacados por sinais elétricos binários a uma taxa igual a um quarto da taxa de transmissão (*B*/4), aos quais será aplicada modulação em amplitude. Finalmente, as componentes I e Q do sinal são reagrupadas em sinais QPSK e após o controlo de polarização (PC - *Polarization Controller*), os dois sinais ortogonais são combinados através de um acoplador de polarização (PBC - *Polarization Beam Combiner*), de modo a gerar o sinal PM-QPSK [9, 10, 27, 34].

2.4 Recetor Coerente

2.4.1 Desmodulação Coerente

O processo de conversão de um sinal passa banda ótico, para um sinal banda base elétrico é chamado de desmodulação. Os elementos fundamentais para a realização deste processo são os fotodetetores. Estes são implementados através de díodos semicondutores



Figura 2.13: Modulador PM-QPSK.

do tipo PIN inversamente polarizados, onde é gerada uma corrente elétrica linearmente proporcional à intensidade ótica incidente no díodo [31].

Uma vez que os fotodetetores são independentes da fase e polarização do campo ótico, torna-se necessário adicionar outros elementos ao desmodulador, de modo a permitir a correta desmodulação da informação transportada sem ser na amplitude do sinal [31], tais como:

- PolSK Caso a informação esteja codificada em diferentes polarizações é necessário um PBS, que se encontre alinhado com as duas polarizações ortogonais;
- FSK Caso sejam utilizados formatos de modulação cuja informação se encontre codificada na frequência, é necessário um filtro ótico que de acordo com a frequência do sinal deixe passar ou rejeite a forma de onda do símbolo;
- PSK Se forem utilizados formatos de modulação que transportem a informação na fase ótica do sinal, é necessário um elemento que converta a informação de fase em intensidade, por exemplo, utilizando um desmodulador coerente baseado num LO.

Na Figura 2.14 é apresentada a estrutura de um desmodulador coerente, onde um LO com uma fase suficientemente estável, funciona como fase de referência para o sinal recebido. Caso o sinal recebido se encontre em fase com o oscilador local o fotorecetor realiza interferência construtiva; caso contrário, este realiza interferência destrutiva, convertendo assim a modulação em fase para modulação em amplitude [31].

Para além dos recetores coerentes anteriormente abordados, mais recentemente surgiu o recetor intradino. Nos dias de hoje, este surge como o mais aceite pela comunidade científica, uma vez que neste caso os mecanismos de sincronização de fase e frequência, entre o sinal transmitido e o LO, são realizados através de funções de DSP. O recetor é do tipo intradino caso IF se encontre na banda do sinal, ou seja, caso a frequência do sinal se encontra mais ou menos alinhada com a frequência do LO, como mostra a Figura 2.15 [31].



Figura 2.14: Desmodulação coerente [31].



Figura 2.15: Recetor coerente intradino [31].

Embora estes recetores eliminem a necessidade de PLL's óticas ou elétricas [9,28], dado que implementam os algoritmos necessários à estimação do ruído de fase e do desvio de frequência no domínio digital, estes exigem hardware de elevada velocidade para conversão analógica-digital e DSP [31].

2.4.2 Deteção Coerente

O conceito básico associado à deteção coerente, consiste em fazer o produto do sinal modulado com o sinal do LO. O sinal ótico proveniente do transmissor é dado por (2.3), onde $A_s(t)$ é a amplitude complexa e ω_s é a frequência angular do sinal,

$$E_s(t) = A_s(t)exp(i\omega_s t).$$
(2.3)

De forma semelhante, o campo ótico do LO é descrito por (2.4) onde $A_{LO}(t)$ é a amplitude complexa e ω_{LO} é a frequência angular do LO,

$$E_{LO}(t) = A_{LO}(t)exp(i\omega_{LO}t).$$
(2.4)

A estrutura do recetor coerente está representada na Figura 2.16, onde se observa que o sinal ótico é misturado com o sinal do LO, através de um acoplador ótico de 3 dB.

O acoplador irá adicionar um deslocamento de fase de 180° entre as duas saídas do recetor. Assim, caso os sinais se encontrem na mesma polarização, os campos óticos incidentes nos fotodíodos são dados por

$$E_1 = \frac{1}{\sqrt{2}} (E_s + E_{LO}), \tag{2.5}$$

$$E_2 = \frac{1}{\sqrt{2}} (E_s - E_{LO}).$$
(2.6)

23



Figura 2.16: Configuração do recetor coerente.

A conversão do sinal para o domínio elétrico, é realizada utilizando deteção balanceada. Esta permite eliminar qualquer ruído de intensidade do LO, assim como as componentes de deteção direta do sinal, melhorando a relação sinal-ruído (SNR - *Signal-to-Noise Ratio*) elétrica obtida [11,31]. As fotocorrentes na saída dos fotodíodos são dadas por

$$I_1(t) = \frac{R}{2} [P_s + P_{LO} + 2\sqrt{P_s P_{LO}} \cos\{\omega_{IF} t + \theta_{sig}(t) - \theta_{LO}(t)\}],$$
(2.7)

$$I_{2}(t) = \frac{R}{2} [P_{s} + P_{LO} - 2\sqrt{P_{s}P_{LO}}\cos\{\omega_{IF}t + \theta_{sig}(t) - \theta_{LO}(t)\}],$$
(2.8)

onde $\theta_{sig}(t)$ é a fase do sinal transmitido, $\theta_{LO}(t)$ a fase do LO e $R = e\eta/\hbar\omega_s$ é a responsividade do fotodíodo, sendo \hbar a constante de Planck, *e* a carga do electrão e η a eficiência quântica do fotodíodo.

Logo, a saída do fotodetetor balanceado é dada por (2.9), com P_{LO} constante e $\theta_{LO}(t)$ incluindo apenas o ruído de fase que varia com o tempo,

$$I(t) = I_1(t) - I_2(t) = 2R\sqrt{P_s P_{LO}} \cos\{\omega_{IF} t + \theta_{sig}(t) - \theta_{LO}(t)\}.$$
(2.9)

Pela equação (2.9), verifica-se que utilizando esta configuração, apenas se consegue detetar a componente em fase (I), não sendo possível recuperar a componente em quadratura (Q) do sinal recebido, o que leva à conclusão de que utilizando este tipo de recetor pode não ser possível extrair toda a informação do sinal complexo [31]. Por exemplo, o BPSK pode ser detetado com o hibrido de 180°, pois não possuí componente em quadratura. No entanto, outros formatos de modulação como o QPSK e o QAM já não é possível extrair toda a informação do sinal componente em quadratura.

2.4.3 Recetor Homódino/Intradino com Diversidade de Fase - QPSK

Para formatos de modulação de amplitude em quadratura (QAM - *Quadrature Amplitude Modulation*), pretende-se aceder à informação transportada nas componentes I e Q do sinal. De modo a detetar estas duas componentes, torna-se necessário utilizar outro sinal LO cuja fase se encontre descolada 90° [31]. Este recetor recebe o nome de híbrido ótico de 90°, uma vez que a diferença de fase entre cada duas saídas adjacentes é idealmente de 90°.

2.4. Recetor Coerente

Na Figura 2.17 é apresentada a estrutura do híbrido ótico, onde se pode ver que o sinal recebido é batido com a portadora de referência LO, produzindo as 4 saídas do recetor, duas saídas simétricas para cada uma das componentes I e Q do sinal.



Figura 2.17: Configuração do recetor homódino/intradino com diversidade de fase.

As quatro saídas do recetor, (E_1, E_2, E_3, E_4) , são dadas por:

$$E_1 = \frac{1}{2}(E_s + E_{LO}) \tag{2.10}$$

$$E_2 = \frac{1}{2}(E_s - E_{LO}) \tag{2.11}$$

$$E_3 = \frac{1}{2}(E_s + iE_{LO}) \tag{2.12}$$

$$E_4 = \frac{1}{2}(E_s - iE_{LO}) \tag{2.13}$$

Os detetores balanceados presentes à saída dos sinais E_1 e E_2 vão medir a parte real do sinal, enquanto que, os restantes detetores, colocados na saída de E_3 e E_4 , irão medir a parte imaginária do sinal.

Por fim, as saídas dos detetores balanceados são dadas por I_I e I_Q .

$$I_{I}(t) = I_{I1}(t) - I_{I2}(t) = R\sqrt{P_s P_{LO}} \cos\{\theta_{sig}(t) - \theta_{LO}(t)\}$$
(2.14)

$$I_Q(t) = I_{Q1}(t) - I_{Q2}(t) = R \sqrt{P_s P_{LO} \sin\{\theta_{sig}(t) - \theta_{LO}(t)\}}$$
(2.15)

25

2.4.4 Recetor Homódino/Intradino com Diversidade de Fase e Polarização - PM-QPSK

Até agora, considerou-se que o sinal de entrada e o LO tinham as suas polarizações alinhadas, no entanto, na prática isso é pouco provável de acontecer, devido às mudanças aleatórias da birrefrigerência que ocorrem na fibra de transmissão. Uma vez que a sensibilidade do recetor depende do estado de polarização (SOP - *State-of-Polarization*) do sinal de entrada, pode não se obter nenhum sinal à saída do recetor coerente, o que acontece quando o SOP do sinal de entrada está ortogonal ao do LO [31]. Para colmatar este problema, surgiu o recetor com diversidade de fase e polarização.

Um modelo típico do recetor com diversidade de fase e polarização encontra-se esquematizado na Figura 2.18. Observa-se que são utilizados dois recetores homódinos com diversidade de fase, em conjunto com um PBS de modo a gerar uma configuração com diversidade de polarização. O PBS decompõe o sinal recebido e a portadora de referência, nas suas componentes de polarização horizontal e vertical; estas são independentemente desmoduladas recorrendo aos híbridos óticos de 90°. Por fim, as componentes I e Q de cada uma das polarizações são convertidas para o domínio elétrico através de quatro pares de fotodíodos em configuração balanceada [9,31].



Figura 2.18: Configuração do recetor homódino/intradino com diversidade de fase e polarização.

As duas componentes de polarização do sinal são dadas por (2.16) e (2.17), onde α_{xy} é a relação de potência entre as duas componentes de polarização e δ_{xy} é a diferença de fase entre as mesmas. Estes parâmetros são dependentes da birrefrigerência da fibra e do tempo [31].

$$E_{sx} = \sqrt{\alpha_{xy}} A_s e^{i\delta_{xy}} exp(i\omega_s t)$$
(2.16)

$$E_{sy} = \sqrt{1 - \alpha_{xy}} A_s exp(i\omega_s t) \tag{2.17}$$

Separando o LO também nas suas componentes de polarização x e y, obtêm-se (2.18) e (2.19), de onde se chega à conclusão de que $E_{LO} = E_{LO,x} = E_{LO,y}$.

$$E_{LO,x} = \frac{1}{\sqrt{2}} A_{LO} exp(i\omega_{LO}t)$$
(2.18)

$$E_{LO,y} = \frac{1}{\sqrt{2}} A_{LO} exp(i\omega_{LO}t)$$
(2.19)

Os sinais obtidos na saída do híbrido ótico são dados por,

$$E_{1,2} = \frac{1}{2} (E_{sx} \pm \frac{1}{\sqrt{2}} E_{LO}), \qquad (2.20)$$

$$E_{3,4} = \frac{1}{2} (E_{sx} \pm \frac{i}{\sqrt{2}} E_{LO}), \qquad (2.21)$$

$$E_{5,6} = \frac{1}{2} (E_{sy} \pm \frac{1}{\sqrt{2}} E_{LO}), \qquad (2.22)$$

$$E_{7,8} = \frac{1}{2} (E_{sy} \pm \frac{i}{\sqrt{2}} E_{LO}).$$
(2.23)

Na saída do fotodíodos balanceados tem-se

$$I_{PD1}(t) = R \sqrt{\frac{\alpha_{xy} P_s P_{LO}}{2}} \cos\{\theta_s(t) - \theta_{LO}(t) + \delta_{xy}\},$$
(2.24)

$$I_{PD2}(t) = R\sqrt{\frac{\alpha_{xy}P_{s}P_{LO}}{2}}\sin\{\theta_{s}(t) - \theta_{LO}(t) + \delta_{xy}\},$$
(2.25)

$$I_{PD3}(t) = R\sqrt{\frac{(1 - \alpha_{xy})P_s P_{LO}}{2}} \cos\{\theta_s(t) - \theta_{LO}(t)\},$$
(2.26)

$$I_{PD4}(t) = R\sqrt{\frac{(1 - \alpha_{xy})P_s P_{LO}}{2}} \sin\{\theta_s(t) - \theta_{LO}(t)\}.$$
(2.27)

Das equações anteriores verifica-se que o recetor com diversidade de polarização, consegue descodificar as amplitudes complexas das duas componentes de polarização, sendo estas dadas por (2.28) e (2.29).

$$I_{xc}(t) = I_{PD1}(t) + iI_{PD2}(t)$$
(2.28)

$$I_{yc}(t) = I_{PD3}(t) + iI_{PD4}(t)$$
(2.29)

27

2.5 Processamento Digital de Sinal

Com a evolução dos sistemas eletrónicos e dos métodos de processamento digital de sinal, foi possível combinar o DSP, a deteção coerente e os formatos de modulação espetralmente eficientes num único módulo, o que deu origem ao recetor ótico digital coerente [39], Figura 2.19. Neste recetor, o sinal de entrada é detetado através de um recetor intradino com diversidade de fase e polarização. Os quatro sinais elétricos obtidos à saída do recetor são convertidos para o domínio digital, utilizando ADCs de alta velocidade [31, 39]. A frequência de amostragem mínima das ADCs deverá ser igual a duas vezes a maior frequência do sinal, respeitando assim o critério de Nyquist [27, 40, 41]. Desta forma, é garantida a correta desmodulação do sinal recebido e o correto funcionamento dos equalizadores digitais que sucedem à ADC. Finalmente, as amostras obtidas das ADCs, são reencaminhadas para dispositivos de DSP, onde irão ser realizadas as etapas complementares do recetor coerente.



Figura 2.19: Recetor coerente digital.

O pós-processamento digital de sinal é um dos principais benefícios dos atuais sistemas coerentes. As funções de DSP permitem realizar tarefas básicas da deteção coerente no domínio digital, tais como: estimação de fase, recuperação da portadora, desmultiplexagem da polarização, mitigação das distorções da fibra, entre outras. Estes são exemplos de operações que quando efetuadas no domínio digital, reduzem drasticamente a complexidade e o custo associado aos anteriores recetores coerentes [10, 25, 31, 32, 34]. Para além disso, o pós-processamento digital de sinal pode ser adaptável à evolução dinâmica do sinal, tornando-o robusto a pequenas perturbações do canal ótico e compatível com redes óticas configuráveis dinamicamente [10, 11].

Na Figura 2.20 está representada uma possível sequência dos algoritmos mais relevantes do recetor coerente que podem ser executados por DSP, permitindo a recuperação digital do sinal transmitido a partir do sinal ótico recebido.

Equalização Temporal e Ortonormalização: Estes algoritmos têm como objetivo eliminar eventuais imperfeições presentes no desmodulador ótico. Podem ser observados desfasamentos temporais entre os caminhos óticos do modulador, que provocam dessincronização no tempo entre os vários sinais digitais. Esse desfasamento pode ser estimado por correlação cruzada dos sinais, sendo o objetivo do algoritmo equalização temporal eliminar os atrasos temporais entre as fotocorrentes I e Q [11,39]. Para além disso,



Figura 2.20: Principais módulos de processamento digital de sinal num recetor coerente.

o híbrido ótico pode não ser ideal [39], ou apresentar uma responsividade diferente para os quatro fotodíodos [42], o que leva à necessidade de utilizar algoritmos de ortogonalização capazes de eliminar imperfeições de amplitude e fase entre os braços dos híbridos óticos [11,39], tais como: *Gram-Schmidt Orthogonalization* e *Löwdin Orthogonalization* [39].

Uma das principais características do recetor coerente digital, é a sua capacidade para compensar digitalmente as distorções de transmissão [39]. Assim, de modo a compensar tais distorções de forma eficiente torna-se vantajoso efetua as equalizações necessárias em dois subsistemas separados: equalização estática e equalização dinâmica [42].

Equalização Estática: Este bloco tem como objetivo eliminar os efeitos determinísticos, conhecidos à prior e independentes da polarização, sofridos pelo sinal ao longo do canal de transmissão, nomeadamente a CD e alguns efeitos não lineares [11,42]. Normalmente, a equalização estática requer o uso filtros estáticos de grande dimensão, onde não é necessária a adaptação dos coeficientes do filtro ao longo do tempo [29,39,42].

Equalização Dinâmica: Este bloco pretende eliminar os efeitos não determinísticos, que variam com o tempo e são dependentes da polarização, tais como: rotações de polarização, PMD e também alguma quantidade residual de CD não compensada pelo equalizador estático [11, 29, 42]. Neste caso, é necessário utilizar um conjunto de filtros adaptativos relativamente pequenos, que possuam a capacidade de se adaptar continuamente ao sinal de entrada, de modo a conseguir acompanhar as flutuações na polarização e as variações de PMD [26, 27, 29, 36, 39]. O algoritmo CMA *- Constant Modulus Algorithm* é considerado a solução mais eficiente e robusta para a adaptação dos coeficientes do filtro em sistemas PM-QPSK [43]. Detalhes acerca do algoritmo CMA podem ser encontrados em [39].

Interpolação e Recuperação do Relógio: Após compensadas as distorções do canal, é conveniente compensar as imperfeições das ADC's, dado que estas não são dispositivos perfeitos (existem sempre desvios em relação ao instante ideal de amostragem, desvios esses que podem variar no tempo) [11, 39]. Este bloco tem como objetivo eliminar tais imperfeições.

No recetor intradino o laser LO é deixado em modo de operação livre, ou seja, sem qualquer hardware para a sincronização de fase e/ou frequência [11], o que poderá dar origem a desvios de frequência e fase entre o sinal recebido e o LO. Assim, torna-se necessário utilizar blocos para a sincronização da portadora (estes blocos constituem o processamento digital mínimo necessário aos atuais recetores coerentes) [29].

Estimação da Frequência: O desvio de frequência entre o sinal recebido e o LO é compensado com recurso a este bloco [11]. Existem vários métodos para a estimação de frequência (Δf). Uma hipótese consiste em utilizar métodos de fase diferencial, onde se estima o desvio de frequência ocorrido entre duas amostras consecutivas, sendo este o caso do estimador proposto por *Leven* [36, 39]. Existe também o método espetral, no qual a frequência é estimada pela observação do pico no espetro de x_{in}^4 [36, 39]. Em [28] e [36] são apresentados outros exemplos de algoritmos para a estimação do desvio de frequência, aplicáveis a formatos de modulação mPSK.

Estimação de Fase: Tendo sido realizada a compensação do desvio de frequência, permanece a diferença de fase entre o sinal recebido e o LO. Este bloco compensa a diferença de fase, eliminando a necessidade de um sincronismo de fase analógico [25,26]. No caso de um sinal QPSK, uma das hipóteses consiste em elevar o sinal recebido à quarta potência, o que permite remover a modulação QPSK e calcular o desvio de fase (para um sinal mPSK o sinal recebido é elevado à potência de *m*) [26, 39]. O algoritmo para estimação de fase vulgarmente utilizado é o Viterbi-Viterbi, este calcula a fase em relação à constelação ideal, fazendo uma média sobre os sucessivos símbolos [9, 11, 39]. Outro algoritmo eficiente para estimação de fase é o algoritmo de *Barycenter* [39].

Identificação de Símbolos: Por fim, as amostras são descodificadas através deste bloco.

2.6 Conclusão

Neste capítulo foram apresentados os sistemas de deteção coerente. Embora a deteção direta seja mais simples, mais barata, e não necessite de controlo de fase ou frequência, o recetor coerente traz algumas vantagens que se sobrepõem às anteriores. A deteção coerente permite, por exemplo, a existência de sistemas de modulação multi-nível e que façam uso da polarização do sinal para o transporte de informação, o que por sua vez permite aumentar a taxa de transmissão e a eficiência espetral do sistema, ao mesmo tempo que permitem reutilizar alguns dos recursos já existentes. Uma vez que na deteção coerente após a desmodulação toda a informação do sinal ótico fica disponível no domínio elétrico, torna-se mais fácil realizar a compensação das imperfeições ocorridas durante a transmissão, o que permite aumentar o alcance dos sistemas.

O processamento digital de sinal é a tecnologia que irá estar subjacente ao sucesso dos sistemas óticos da próxima geração, permitindo a implementação comercial dos sistemas de deteção coerente. Espera-se que a combinação de deteção coerente com o DSP permita novas capacidades, que não seria possível sem a informação de fase do sinal ótico. Os atuais recetores coerentes permitem reduzir drasticamente a complexidade e o custo associado aos anteriores retores coerentes, uma vez que permitem a realização de tarefas básicas do recetor no domínio digital.

Num futuro próximo, estima-se que a tecnologia das ADC's possa vir a ser um ponto crítico e limitativo dos futuros sistemas de transmissão.

Capítulo 3

Compensação da Dispersão Cromática

Um dos fatores importantes para as futuras redes óticas, é a capacidade de compensação das distorções da fibra no domínio digital, permitindo a compensação adaptativa do sistema numa rede, onde novos caminhos podem ser criados ou eliminados a qualquer momento. Este capítulo será dedicado ao estudo da dispersão cromática (CD - *Chromatic Dispersion*), uma vez que nos atuais sistemas óticos coerentes, para taxas de transmissão mais elevadas, esta torna-se num parâmetro crítico.

Na secção 3.1 é feita uma breve introdução à modelação da fibra ótica, e na secção 3.2 é realizada uma breve descrição e caracterização da CD, assim como dos seus efeitos nos atuais sistemas de transmissão. Nas secções subsequentes, serão analisadas duas formas distintas de compensar a CD: compensação no domínio ótico, secção 3.3, e compensação no domínio digital, secção 3.4. Esta última tem-se revelado como a forma mais promissora para a compensação da CD nos atuais sistemas de transmissão a altos débitos. Como o principal objetivo desta dissertação passa por fazer a compensação da CD no domínio digital, serão analisados dois métodos distintos para a equalização digital da CD: compensação no domínio do tempo, através de filtros de resposta impulsional finita (FIR - *Finite Impulse Response*) digitais, e compensação no domínio da frequência, através da inversa da função de transferência da fibra. Finalmente, nas secções 3.5 e 3.6 são apresentados alguns resultados de simulação e resultados experimentais, respetivamente.

3.1 Modelação da Fibra Ótica

Para permitir a transmissão da informação a longa distância, as distorções de sinal sofridas durante a propagação devem ser devidamente mitigadas. A propagação de sinal numa fibra ótica pode ser descrita pela equação não linear de *Schrödinger* (NLS - *Nonlinear Schrödinger*) [44]¹

$$i\frac{\partial A(z,t)}{\partial z} = \frac{\beta_2}{2}\frac{\partial^2 A(z,t)}{\partial t^2} - i\frac{\alpha}{2}A(z,t) - \gamma |A(z,t)^2|A(z,t),$$
(3.1)

onde A(z,t) é a envolvente complexa do campo elétrico que tem direção de propagação segundo o eixo do z e tempo t, α é o coeficiente de atenuação, β_2 é o coeficiente de dispersão

¹Adotou-se a convenção normalmente utilizada pelos físicos para a transformada de Fourier. Esta vem dada por $A(w) = \int A(t)e^{iwt}dt$, ao contrário da convenção utilizada pelos engenheiros onde $A(w) = \int A(t)e^{-jwt}dt$. A conversão entre as diferentes convenções é facilmente realizada substituindo i = -j na equação não linear de *Schrödinger*.

da velocidade de grupo (GVD - *Group Velocity Dispersion*) e γ o coeficiente não linear da fibra. Do lado direito da equação, o primeiro termo é responsável pela CD no canal de transmissão, o segundo refere-se à atenuação sofrida durante a transmissão e o último termo refere-se a efeitos não lineares. Nesta expressão negligenciaram-se os efeitos dependentes da polarização e assumiu-se que a resposta não linear da fibra é instantânea.

Um dos primeiros problemas a surgir nas comunicações óticas foi a atenuação, esta quantifica a perda de energia do sinal ocorrida durante a transmissão. Inicialmente as fibras apresentavam um coeficiente de atenuação na ordem dos 1000 dB/km, o que restringia a sua aplicação em sistemas de comunicações óticos [38]. No entanto, os progressos ocorridos, na década de 70, permitiram que esse valor fosse reduzido para $\approx 20 \text{ dB/km}$, permitindo assim o transporte de informação na fibra [27,38]. Atualmente, as fibras possuem um coeficiente de atenuação na ordem dos 0.2 dB/km, na região dos 1550 nm (região onde o valor da atenuação é mínimo) [38].

A dispersão e as não linearidades tornaram-se então nos dois fatores mais limitativos ao aumento da capacidade dos sistemas óticos. O advento dos sistemas a elevadas taxas de transmissão, tornou mais críticos os efeitos provocados pela dispersão, o que levou ao surgimento de várias técnicas para mitigação desses efeitos. Os primeiros estudos em equalização elétrica surgiram em meados dos anos 90 e eram baseados em processamento de sinal analógico, onde algoritmos Feed-Forward (FF) e/ou Decision Feedback (DF) eram utilizados sobre sistemas de deteção direta [45]. Uma vez que, na deteção direta a informação de fase é perdida na deteção, torna-se difícil recuperar o estado inicial do sinal, e assim a penalidade associada à CD é apenas mitigada e não totalmente eliminada. Isto, por sua vez, limitava o alcance destes sistemas de transmissão [10]. Alguns exemplos de circuitos de equalização elétrica são apresentados em [45-47]. Em 2004, surgiram os primeiros algoritmos de processamento digital de sinal (DSP - Digital Signal Processing) para sistemas de deteção direta, baseados no algoritmo Maximum Likehood Sequence Estimation (MLSE) [27,45], onde se procura a sequência de bit mais provável, a partir de uma série de bits recebidos distorcidos [48]. Mais uma vez, a falta da informação de fase no domínio digital, limitava a performance deste equalizador.

Em sistemas óticos coerentes, assumindo a ausência de ruído, é possível recuperar a informação transportada na amplitude, fase e polarização do sinal, o que permite através de operações matemáticas implementadas no domínio digital, reverter as distorções lineares e não lineares descritas pela equação (3.1) [9, 10, 12, 30]. A compensação da CD no domínio digital permite simplificar o sistema de transmissão, assim como, reduzir os custos de implementação, uma vez que não necessita de componentes óticos adicionais [9, 30, 42].

Através de algoritmos implementados por DSP é atualmente possível, compensar mais do que 50000 ps/nm de CD [12].

3.2 Dispersão Cromática

A CD resulta da variação da velocidade de propagação do sinal com a frequência ótica do mesmo, isto é, as diferentes componentes de frequência do sinal viajam a velocidades diferentes ao longo da fibra. Essa diferença irá provocar um alargamento do sinal, podendo levar à ocorrência de sobreposição dos vários bits enviados (ISI - *Inter-Symbol Interference*), causando a incorreta descodificação do sinal na receção [10,27].

A constante de propagação $\beta(\omega)$ pode ser expandida em série de Taylor em torno da frequência central ω_0 [38]

$$\beta(\omega) = n(\omega)\frac{\omega}{c} = \beta_0 + \beta_1(\omega - \omega_0) + \frac{1}{2}\beta_2(\omega - \omega_0)^2 + \frac{1}{6}\beta_3(\omega - \omega_0)^3 + \dots,$$
(3.2)

onde β_0 é a constante de fase da portadora, β_1 é o inverso da velocidade de grupo, β_2 o termo responsável pela GVD, e β_3 o coeficiente de dispersão de segunda ordem. Outro parâmetro bastante utilizado é o parâmetro de dispersão da fibra D, que é obtido em função de β_2 ,

$$D = -\frac{2\pi c\beta_2}{\lambda_0^2},\tag{3.3}$$

sendo expresso em ps/nm/km, onde λ_0 é o comprimento de onda central do sinal ótico e c é a velocidade da luz.

Nos últimos anos têm surgido várias técnicas capazes de compensar o efeito da CD, que tiram partido do carácter determinístico da dispersão. Conhecendo os parâmetros da linha de transmissão, torna-se possível calcular a função inversa de propagação do canal e deste modo, eliminar o efeito da CD [31]. A CD pode ser descrita como uma função de transferência linear. Assim, considerando apenas a CD e desprezando a atenuação e os efeitos não lineares da fibra, o efeito da CD ao longo da fibra é descrito pela equação diferencial parcial dada por

$$\frac{\partial A(z,t)}{\partial z} = -i\frac{\beta_2}{2}\frac{\partial^2 A(z,t)}{\partial t^2}.$$
(3.4)

De modo a observar o efeito da CD num sinal QPSK, foram realizadas um conjunto de simulações em MATLAB[®]. Criou-se um cenário no qual, um sinal QPSK é transmitido num sistema ótico, constituído por várias secções de fibra linear intercaladas por estágios de amplificação ótica, que permitem compensar a atenuação sofrida em cada secção de fibra, Figura 3.1. Na Tabela 3.1 são apresentados os valores utilizados para simulação do sistema.



Figura 3.1: Setup utilizado na simulação do efeito da dispersão cromática num sinal QPSK.

Parâmetros de Simulação	
Potência média de entrada (P_0)	0 dBm
Formatação do impulso	NRZ
Formato de Modulação	QPSK
Taxa de transmissão (<i>R</i>)	10 Gb/s
Ganho do amplificador (G)	6.31
Figura de ruído (NF)	5 dB
Número de bits transmitido	2^{15}
Número de amostras por bit	16
Comprimento de cada span (L_{span})	80 km
Número de secções de fibra (N_{span})	5
Número de amostras por bit Comprimento de cada span (L_{span}) Número de secções de fibra (N_{span})	16 80 km 5

Tabela 3.1: Parâmetros utilizados na simulação.

O valor considerado para a atenuação da fibra foi 0.2 dB/km. Inicialmente, estudou-se um sistema constituído por 5 secções de 80 km de fibra cada e coeficiente de dispersão nulo, de modo a visualizar o efeito do ruído no sistema. O diagrama de constelação obtido no final da transmissão é apresentado na Figura 3.2a, onde é visível o efeito do ruído na constelação do sinal.



Figura 3.2: Efeito do ruído num sinal QPSK.

De seguida variou-se o tamanho de cada secção de fibra, de modo a visualizar o efeito da CD na constelação e na representação da componente real do sinal ao longo do tempo. Neste caso, o β_2 aplicado foi de -21 ps²/km (valor típico para fibras monomodo (SMF - *Single-Mode Fiber*)) [39]. Nas Figuras 3.3 e 3.4 é visível o efeito da CD em ambas as constelações. Para Lspan = 50 km verifica-se um alargamento significativo das nuvens de pontos correspondentes aos vários símbolos da constelação; para além disso, observa-se também uma rotação de fase na constelação, proporcional a $\beta_2 L$. Para Lspan = 100 km já não é possível distinguir as quatro nuvens relativas aos vários símbolos QPSK. O efeito da

CD na representação da componentes real do sinal no tempo, torna-se também evidente à medida que se aumenta o comprimento do sistema de transmissão.





(a) Constelação de um sinal QPSK.

(b) Componente em fase do sinal QPSK.

Figura 3.3: Efeito da dispersão cromática num sinal QPSK para $Lspan = 50 \ km$.



Figura 3.4: Efeito da dispersão cromática num sinal QPSK para $Lspan = 100 \ km$.

Para formatos de modulação espetralmente mais estreitos, a tolerância à CD é normalmente mais elevada. Deve também ser tido em atenção que em sistemas de modulação em intensidade e deteção direta (IM/DD - *Intensity Modulation with Direct Detection*) o efeito da CD aumenta com o quadrado da taxa de transmissão [27, 30, 32]. Se por exemplo for considerado um impulso sem retorno a zero (NRZ - *Non-Return to Zero*) a 10 Gb/s, verifica-se que um aumento de 4 vezes na taxa de transmissão, ou seja, para 40 Gb/s, é acompanhado por uma redução de 16 vezes na tolerância à dispersão [27, 31]. Assim, caso não seja feita qualquer compensação, o efeito da dispersão cromática tenderá a limitar a distância máxima de transmissão atingida.

Considerando um sinal QPSK, foram realizadas algumas simulações para uma taxa de transmissão de 10 Gb/s e 20 Gb/s, com a finalidade de comparar do efeito da CD nas

constelações, Tabela 3.2. Ao testar o sistema para 50 km de fibra, verifica-se que já não é possível distinguir as quatro nuvens de pontos relativas aos vários símbolos QPSK, e que a constelação obtida neste caso é semelhante à constelação obtida no caso dos 10 Gb/s para 200 km. Posteriormente o mesmo sistemas foi colocado em funcionamento para um comprimento por secção de fibra de 12.5 km e 25 km. Da Tabela 3.2 verifica-se que os resultados obtidos para 20 Gb/s são equivalentes aos resultados obtidos no caso dos 10 Gb/s para um comprimento de 50 km e 100 km. Concluindo, para 20 Gb/s observa-se uma diminuição da tolerância do sistema à CD, visto que os mesmos efeitos da CD são verificados para uma distância de transmissão correspondentes a $\frac{1}{4}$ da que era possível no caso dos 10 Gb/s.



Tabela 3.2: Comparação do efeito da dispersão cromática num sinal QPSK, a 10 Gbit/s e 20 Gbit/s

De modo a superar as limitações ao nível da distância de transmissão, causadas pelo efeito da CD, pode ser feita a junção da fibra de transmissão a outras fibras ou componentes que possuam um coeficiente de dispersão de sinal oposto ao da fibra de transmissão (por exemplo, fibras para a compensação da dispersão) [27].

3.3 Equalização Ótica da Dispersão Cromática

Existem técnicas inteiramente óticas que permitem a compensação da dispersão ao longo do canal de transmissão. Tradicionalmente, a compensação realiza-se no domínio ótico,

através da inclusão de troços de fibra de compensação da dispersão (DCF - *Dispersion Compensating Fiber*) [42]. As fibras DCF são acopladas às fibras de transmissão e possuem um coeficiente de dispersão de sinal contrário ao das fibras de transmissão, permitindo a eliminação da dispersão adquirida durante a transmissão. Assim, para eliminar toda ou grande parte da dispersão acumulada durante a transmissão, deve ser verificada a seguinte igualdade,

$$L_{SMF}D_{SMF} = -L_{DCF}D_{DCF}, (3.5)$$

onde L_{SMF} é o comprimento da fibra de transmissão, D_{SMF} é o parâmetro de dispersão da fibra de transmissão, e L_{DCF} e D_{DCF} são o comprimento da DCF e o parâmetro de dispersão da DCF, respetivamente.

A utilização de DCFs traz no entanto algumas desvantagens associadas. Para adquirir um sinal livre de CD, as fibras DCF requerem um comprimento igual a cerca de $\frac{1}{4}$ do comprimento da fibra de transmissão. Inconveniente este que aumenta a complexidade, assim como o custo do sistema em questão. Para além disso, a área efetiva das DCFs é menor do que a área efetiva das fibras de transmissão, o que aumenta a preponderância das distorções não lineares no sinal ótico. Contudo, a propagação do sinal por secções de fibra complementares, obriga à utilização de estágios de amplificação ótica adicionais, o que por sua vez, adiciona ruído ao sistema, degradando assim a relação sinal-ruído (SNR - *Signalto-Noise Ratio*). Deste modo para utilização das DCFs de forma eficiente, torna-se necessário um compromisso entre a potência do sinal transmitido e o ruído adicionado nos estágios de amplificação; a potência do sinal não pode ser muito elevada devido às não linearidades do canal ótico, nem muito reduzida de modo a não degradar demasiado a SNR. Uma solução alternativa passa por fazer a compensação da CD unicamente no domínio digital, tópico que será abordado de seguida.

3.4 Equalização Digital da Dispersão Cromática

O ressurgimento da deteção coerente como tecnologia dominante nos sistemas óticos, fez com que técnicas avançadas de DSP pudessem ser aplicadas após a desmodulação do sinal. A transdução linear da informação transportada na fase da portadora ótica para o domínio elétrico, permite implementar de forma ótima, a equalização digital dos efeitos lineares decorrentes da CD. Isto permite reduzir drasticamente a complexidade associada às anteriores soluções de equalização [10, 11, 42, 43]. Dado o carácter linear e invariante no tempo da CD, torna-se possível através de algoritmos de DSP efetuar as operações tradicionalmente executadas por hardware analógico [32], tornando possível a eliminação das DCFs do sistema. A remoção das DCFs irá permitir reduzir o ruído, distorções não lineares e o tempo de propagação do sinal [11, 27, 32, 49]; além disso a eliminação destas, proporciona também uma maior flexibilidade a mudanças da topologia da rede e permite uma redução de custos [11].

Conhecendo a dispersão acumulada ao longo do canal de transmissão, o processo de equalização em sistemas coerentes pode ser realizado de forma estática, através de filtros

implementados diretamente no domínio do tempo ou de técnicas de convolução no domínio da frequência [42]. No domínio da frequência é aplicada a inversa da função transferência da resposta linear da fibra. A compensação da CD por também ser realizada no domínio do tempo, onde são utilizados filtros FIR ou filtros de resposta impulsional infinita (IIR *- Infinite Impulse Response*). A equalização através de filtros IIR não será estudada neste capítulo, no entanto é importante referir que embora este filtro necessite de um menor número de coeficientes em relação ao filtro FIR [26, 40, 49, 50] e se mostre mais eficiente em termos computacionais [26], este é mais difícil de analisar, e necessita de implementar operações de reversão no tempo [10]. Deste facto constata-se que este filtro seja virtualmente impossível de implementar em aplicações de elevada velocidade com processamento de sinal paralelizado [40,49,50].

Em [10], foi feita a compensação da CD no domínio digital (sem utilização de DCFs) sobre uma fibra SMF de 6400 km, tendo sido obtida uma penalidade de apenas 1.2 dB na relação sinal-ruído ótica (OSNR - *Optical Signal-to-Noise Ratio*) a 42.8 Gb/s.

3.4.1 Equalização no Domínio da Frequência

Em sistemas óticos, a interferência entre símbolos é gerada principalmente devido à CD. Sendo esta uma distorção determinística, é possível fazer a sua modelação e compensação usando métodos baseados no cálculo da transformada discreta de Fourier (FFT - *Fast Fourier Transform*) [27]. No domínio da frequência, o sistema de transmissão ótico sem efeitos não lineares e sem ruído, é dado por

$$A_{rx}(\omega) = H_{CD}(\omega)A_{tx}(\omega), \qquad (3.6)$$

onde $\tilde{A}_{rx}(\omega)$ e $\tilde{A}_{tx}(\omega)$ correspondem à transformada de Fourier do campo ótico do sinal recebido e do sinal transmitido em função da frequência angular ω , respetivamente. De modo a obter a função transferência da CD no domínio da frequência, $H_{CD}(\omega)$, é feita a transformada de Fourier da equação (3.4), eliminando os termos de ordem elevada, dando origem a

$$H_{CD}(w) = \exp\left(i\frac{\beta_2}{2}\omega^2 L\right),\tag{3.7}$$

onde L é o comprimento da fibra.

Tendo o campo elétrico do sinal recebido e a função transferência da CD, é possível a partir de (3.6) calcular o campo elétrico do sinal equalizado. O efeito da dispersão pode então ser compensado por um filtro, cuja função transferência é dada pela inversa da função (3.7), o que corresponde a um filtro do tipo $H^{-1}(\omega) = 1/H_{CD}(w)$ [26,42], dado por

$$H^{-1}(\omega) = \exp\left(-i\frac{\beta_2}{2}\omega^2 L\right),\tag{3.8}$$

de onde se pode obter o sinal equalizado

$$A_{eq}(t) = \mathscr{F}^{-1}\left\{\mathscr{F}\left\{A_{rx}(t)\right\}H^{-1}(\omega)\right\},\tag{3.9}$$

onde \mathcal{F} representa a transformada de Fourier.

Na Figura 3.5 está representado o diagrama de blocos, que ilustra a sequência de operações necessárias à implementação do filtro de compensação plena (*zero-forcing*) para compensação da CD no domínio da frequência. Da figura observa-se que o sinal recebido no domínio do tempo, é passado para o domínio da frequência, através de uma operação de FFT, sendo em seguida multiplicado, pela função transferência inversa do canal dispersivo. Por fim, os dados são transformados de novo no domínio do tempo, através de operações para cálculo da transformada discreta inversa de Fourier (IFFT - *Inverse Fast Fourier Transform*), obtendo-se desta forma o sinal de saída equalizado.



Figura 3.5: Algoritmo para a compensação da dispersão cromática no domínio da frequência.

De modo a tornar exequível a implementação numérica deste algoritmo em tempo real, o sinal de entrada deve ser dividido em blocos de tamanho reduzido, para aplicação de processamento individual. No entanto, a realização sequencial de uma FFT e uma IFFT introduz distorções nos limites do sinal reconvertido no domínio do tempo, as quais se designam por interferência entre blocos (IBI - *Inter-Block Interference*). Sendo assim, é inevitável o uso de blocos de processamento com sobreposição, de modo a suprimir este problema. Os algoritmos de uso mais recorrente, são os métodos de *Overlap-And-Save* e o de *Overlap-And-Add* [29, 40]. O método aplicado neste trabalho foi o método de *Overlap-And-Save*, o qual será apresentado com mais detalhe na secção seguinte.

3.4.2 Método de Overlap-And-Save

No âmbito deste trabalho, de modo a realizar a operação de FFT/IFFT com um tamanho de bloco reduzido (facilitando a implementação em tempo real), utilizou-se o método de *Overlap-And-Save*. Na Figura 3.6 é apresentado o algoritmo subjacente à implementação da compensação da CD no domínio da frequência utilizando o método de *Overlap-And-Save*. Inicialmente a sequência de dados recebidos no domínio do tempo é dividida em blocos de tamanho reduzido, tendo uma certa sobreposição entre eles. O tamanho de cada bloco corresponde ao tamanho do bloco de FFT ilustrado na Figura 3.6. A cada um desses blocos é aplicado o equalizador de CD no domínio da frequência, descrito pela equação (3.9). No final, selecionando blocos com sobreposição parcial, torna-se possível corrigir os erros numéricos gerados nos extremos das FFT/IFFT. Apenas as amostras centrais de cada bloco são aproveitadas, as amostras laterais sobrepostas são simetricamente descartadas.



Figura 3.6: Algoritmo para a compensação da dispersão cromática no domínio da frequência utilizando o método de *Overlap-And-Save*.

3.4.3 Equalização no Domínio do Tempo

A compensação da CD pode também ser realizada no domínio do tempo, nomeadamente através de filtros FIR. Os filtros FIR podem ser implementados com recurso a sequências de treino ou a métodos adaptativos, caso em que se desconhece a dispersão acumulada ao longo do caminho ótico. Por outro lado, este filtro pode ser implementado através da inversão da resposta impulsional da fibra, caso em que a dispersão acumulada ao longo do caminho de transmissão é conhecida.

Considerando uma ligação ótica estática, em que o parâmetro da dispersão da fibra é bem conhecido, os coeficientes do equalizador baseado no filtro FIR podem ser obtidos com base em [42], onde esses são calculados através da transformada inversa de Fourier da função transferência linear, dada por (3.7). Considerando que o número de coeficientes é N e T é o período de amostragem, então os coeficientes do filtro, a_k , podem ser determinados a partir da expressão,

$$a_k = \sqrt{\frac{-iT^2}{2\pi\beta_2 L}} \exp\left(i\frac{T^2}{2\beta_2 L}k^2\right),\tag{3.10}$$

onde

$$-\left\lfloor\frac{N}{2}\right\rfloor \le k \le \left\lfloor\frac{N}{2}\right\rfloor,\tag{3.11}$$
com N sendo dado por

$$N = 2 \times \left\lfloor \frac{|D|\lambda_0^2 z}{2cT^2} \right\rfloor + 1, \tag{3.12}$$

onde $\lfloor x \rfloor$ é a parte inteira de *x* arredondado para menos infinito [42].

O diagrama de blocos que ilustra o algoritmo para implementação numérica do filtro FIR é apresentado na Figura 3.7. Vários artigos, [40, 51, 52], sugerem que para uma taxa de símbolos de T, se utilize um filtro FIR cujo atraso entre coeficientes seja de $\frac{T}{2}$. No entanto, em [41] é mostrado que para um atraso de $\frac{2T}{3}$, entre os coeficientes do filtro, já é possível compensar o sinal recebido com uma penalidade pouco significativa. Contudo, $\frac{T}{2}$ tem sido a forma mais utilizada no funcionamento dos equalizadores em sistemas de tempo real.



Figura 3.7: Algoritmo para a compensação da dispersão cromática no domínio do tempo.

Em [31] foi realizada uma experiência para a compensação da CD num sinal QPSK, propagado sobre uma fibra SMF de 200 km e D=20 ps/nm/km ($\beta_2 = -25 ps^2/km$). Observou-se que sem compensação da CD o diagrama de constelação encontrava-se fortemente distorcido, não sendo possível recuperar a informação do sinal transmitido. Para compensação de 4000 ps/nm de dispersão, foi utilizado um filtro FIR de 39 coeficientes, que permitiu a clara identificação dos quatro estados de fase no diagrama de constelação.

É sabido que dependendo do sistema em causa, torna-se mais eficiente fazer a compensação no domínio da frequência ou no domínio do tempo. Embora a equalização no domínio da frequência exija o processamento de blocos de amostras, para grandes quantidades de dispersão acumulada, a equalização no domínio da frequência tende a necessitar de menos requisitos computacionais quando comparada com a equalização no domínio do tempo [53]. No domínio da frequência o aumento da dispersão acumulada faz aumentar o tamanho mínimo do bloco de FFT. No entanto, o esforço computacional exigido por uma FFT é proporcional a $\log_{10} N_{FFT}$, logo o aumento do tamanho da FFT não representa um problema do ponto de vista computacional, apenas aumenta a latência do sistema. Já no caso da compensação no domínio do tempo o número de coeficientes necessários ao filtro tende a aumentar com a quantidade de dispersão acumulada, aumentando também o esforço computacional exigido por este equalizador [11]. Por este motivo, a equalização digital de grandes quantidades de dispersão acumulada tende a ser mais eficiente quando implementada no domínio da frequência.

3.5 Resultados de Simulação

Nesta secção será feita uma comparação de um sistema de transmissão ótico, no qual a compensação da CD é feita no domínio ótico utilizando DCFs, em relação ao mesmo sistema sendo que neste caso compensação da CD é realizada no domínio digital (eliminando as DCFs). O software de simulação utilizado foi o*VPItransmissionMaker8.6*. Inicialmente criou-se um cenário de simulação, no qual se simulou o canal de transmissão em questão, possuindo DCF para a compensação da CD. Em seguida, o cenário utilizado era semelhante ao anterior, à exceção de que neste caso as fibras DCF foram eliminadas do setup e toda a equalização do canal ótico foi realizada no MATLAB[®].

O setup inicialmente criado (possuindo fibras DCF) é apresentado na Figura 3.8. Este é constituído por 20 secções de fibras SSMF (*Standard SMF*) e de fibras DCF para reversão do efeito da CD. De modo a gerar um sinal de transmissão PM-QPSK, foram utilizados dois blocos *mQAM*, cada um gerando um sinal QPSK à frequência ótica de 193.1 THz. O parâmetro *Azimuth* do bloco superior foi definido como 0, enquanto que para o bloco do ramo inferior este foi definido a 90°, dando origem à propagação do sinal em dois modos ortogonalmente polarizados. Os dois sinais QPSK operando a uma taxa de 56 Gb/s, foram multiplexados num único sinal, dando origem a um sinal PM-QPSK a operar a 112 Gb/s. Na saída do transmissor é aplicado um filtro ótico com largura de banda igual a 1.5 vezes a taxa de transmissão e posteriormente um amplificador ótico de fibra dopada com Érbio (EDFA - *Erbium Doped Fiber Amplifier*), cujo objetivo é garantir que na sua saída (entrada da fibra) está a potência pré-definida. A figura de ruído de cada amplificador é de 5 dB, o que indica que existe uma penalidade de 5 dB, do SNR de entrada para o SNR de saída.



Figura 3.8: Diagrama de blocos do setup implementado em VPI.

Parâmetros das Fibras	SSMF	DCF
Comprimento de cada span (L_{span})	100 km	12.8 km
Atenuação (α)	0.2 dB/km	0.568 dB/km
Coeficiente de dispersão (β_2)	16 ps ² /km	-125 ps ² /km
Dispersion Slope	$0.08 \times 10^3 \text{ s/m}^3$	$0.08 \times 10^3 \text{ s/m}^3$
Parâmetro de PMD	$0.2 \text{ s}/\sqrt{km}$	$0.05 \text{ s}/\sqrt{km}$
Índice de refração não linear (n_2)	$2.6 \times 10^{-20} \text{ m}^2/\text{W}$	$2.7 \mathrm{x} 10^{-20} \mathrm{m}^2 \mathrm{W}$
Coeficiente não linear (γ)	$1.3 \ {\rm km^{-1}W^{-1}}$	$7.2966 \text{ km}^{-1} \text{W}^{-1}$
Área efetiva (A_{eff})	$80 \mathrm{x} 10^{-12} \mathrm{m}^2$	$15 \mathrm{x} 10^{-12} \mathrm{m}^2$

Utilizou-se uma sequência de dados PRBS (*Pseudo Random Binary Sequence*) de 2¹⁵ bits. Os parâmetros das fibras SSMF e DCF são apresentados na Tabela 3.3 [54].

Tabela 3.3: Parâmetros das fibras utilizadas para setup implementado em VPI.

No recetor é aplicada deteção coerente com diversidade de fase e polarização. O laser oscilador local (LO - *Local Oscillator*) possui uma frequência de oscilação igual à do laser do transmissor. Para ambos os lasers foi considerada uma linewidth de 100 kHz. Optouse por uma frequência de amostragem de 16 amostras por símbolo QPSK. Os resultados obtidos foram recolhidos para o MATLAB[®], para posterior compensação. No MATLAB[®] foram realizadas as etapas subsequentes de DSP do recetor coerente, etapas anteriormente descritas, capítulo 2, secção 2.5.

Nesta fase do trabalho, optou-se por utilizar a magnitude do vetor de erro (EVM - *Error Vector Magnitude*) como figura de mérito para aferir a qualidade do sinal recebido. O EVM corresponde à distância, medida na constelação de sinal normalizada, entre cada amostra do sinal recebido e o correspondente símbolo ideal. Sendo uma medida contínua, o EVM permite uma quantificação fidedigna da qualidade do sinal com recurso a um reduzido número de amostras, mesmo para taxas de erro muito baixas. A taxa de erros de bit (BER - *Bit Error Rate*) pode ser estimada, à posteriori, a partir do EVM [55]. O EVM do sinal recebido pode então ser definido como,

$$EVM[\%] = \left(\sqrt{\frac{\sum |A_{eq} - A_{ref}|^2}{\sum |A_{ref}|^2}}\right) \times 100$$
(3.13)

onde A_{eq} é o campo ótico do sinal equalizado e A_{ref} é o campo ótico do sinal de referência, reconstruído a partir da sequência PRBS transmitido.

3.5.1 Potência de Entrada vs EVM

Na Figura 3.9 estão representados os valores de EVM em função da potência ótica do sinal de entrada, para o cenário com e sem DCF, ou seja, com equalização da CD no domínio ótico e no domínio digital. Em ambos os casos, a compensação da dispersão residual e desmultiplexagem da polarização foram realizadas utilizando um filtro adaptativo de 20

taps, com recurso ao algoritmo CMA (*Constant Modulus Algorithm*). A estimação de fase é implementada pelo algoritmo *Viterbi-Viterbi* cujo número de *taps* utilizado foi 50. A compensação digital da CD foi realizada no domínio da frequência, recorrendo ao método de *Overlap-And-Save* e utilizando um tamanho de FFT de 1024 amostras.



Figura 3.9: Resultados de simulação obtidos para um canal de transmissão com DCF ou sem DCF. EVM em função da potência do sinal de entrada.

Da figura observa-se a forte vantagem em usar compensação no domínio digital ao invés da compensação no domínio ótico. Para a potência ótica de 1 dBm observa-se uma diferença de 18,21% entre os EVMs obtidos para a compensação digital e compensação ótica. Observa-se também que ao utilizar DCFs a potência ótima do sinal seria de -2 dBm, enquanto que no caso de não se utilizar DCFs a potência ótima passa a ser 2 dBm, o que corresponde a um ganho de tolerância não linear de 4 dB. O coeficiente não linear muito elevado das fibras DCF leva a que os efeitos provocados pelas não linearidades da fibra se comecem a fazer sentir para uma potência mais baixa, causando uma elevada degradação do valor de EVM para potências mais elevadas. Embora não esteja representado no gráfico, para uma potência de 2 dBm o EVM obtido para a compensação ótica é de aproximadamente 75%.

3.5.2 Equalização no Domínio Digital

Da Figura 3.9 observa-se que a potência ótima para a compensação da CD no domínio digital é de 2 dBm. Dado isto, as restantes experiências foram realizadas utilizando a potência ótima do sinal (2 dBm).

Nos próximos testes, observou-se a evolução do EVM em função do número de coeficientes necessários ao filtro FIR, e do número de amostras por bloco FFT para compensação da CD. Fazendo a compensação no domínio do tempo, foi obtido um valor teórico, equação (3.12), de 807 coeficientes para a eliminação de toda a CD presente no

sistema. No entanto, para realização prática deste filtro é de todo o interesse minimizar o número de coeficientes utilizado pelo filtro FIR, sem que o desempenho do sistema se altere significativamente. Alguns autores tem mostrado ser possível reduzir o número de coeficientes até cerca de 60% do valor teórico (dado pela expressão 3.12), com uma penalidade na SNR inferior a 0.25 dB [42, 53]. Assim, esse valor pode ser considerado como o limite inferior para o número de coeficientes necessários à compensação da CD de forma eficaz [53]. Esta condição é testada na Figura 3.10², onde se verifica que foi possível reduzir o número de coeficientes até cerca de 50%, sem que o desempenho do sistema se alterasse significativamente. Esta otimização permite uma redução substancial do esforço computacional exigido pelo filtro.



Figura 3.10: Desempenho do equalizador digital da dispersão cromática no domínio do tempo em função do número de coeficientes utilizados no filtro FIR.

Em seguida, efetuou-se uma análise semelhante à anterior para o número de amostras por bloco FFT necessário ao equalizador digital, visto que este também é um parâmetro reconfigurável. Por observação da Figura 3.11, verifica-se que neste caso o desempenho do sistema praticamente não varia até um tamanho da FFT de 128 amostras. Embora, uma FFT de tamanho maior possa ser mais eficiente, esta irá custar mais recursos de memória de hardware [53]. Torna-se assim conveniente utilizar o tamanho mínimo que não causa interferência entre blocos, de modo a diminuir o tamanho das memórias necessárias, assim como o atraso provocado pelo algoritmo, pois quanto maior o tamanho da FFT maior o *delay* associado ao algoritmo.

²O valor EVM utilizado neste e nos restantes gráficos é obtido fazendo a média dos EVMs obtidos de cada polarização.



Figura 3.11: Desempenho do equalizador digital da dispersão cromática no domínio da frequência em função do número de amostras utilizado por FFT.

3.6 Resultados Experimentais

Após as simulações do VPI, foram realizadas simulações com dados obtido em laboratório. Os dados experimentais utilizados foram obtidos em parceria com o grupo de comunicações óticas do *Politecnico di Torino* [56], Itália. Neste âmbito, foi considerado um canal PM-QPSK a 120 Gb/s, propagado ao longo de 1600 km de fibra NZDSF (*Non-Zero Dispersion-Shifted Fiber*). O setup utilizado em laboratório é apresentado e descrito no Anexo A. Os dados obtidos do setup laboratorial foram tratados em MATLAB[®].

Uma vez que o número de amostras por símbolo que chega ao DSP é de apenas $\frac{5}{3}$, torna-se necessário um estágio de interpolação digital de modo a fornecer 2 amostras por símbolo aos restantes subsistemas de DSP. De seguida, a CD é compensada através do bloco de equalização estática, sendo esta realizada no domínio da frequência utilizando o método de *overlap-and-save* e um bloco FFT de tamanho mínimo (128 amostras), evitando assim a ocorrência de interferência entre blocos. A estimação da frequência é obtida por observação do máximo espetral [42]. O bloco de equalização dinâmica, desmultiplexagem de polarização e compensação da CD residual, é realizado utilizando um filtro adaptativo de 35 *taps*. Após a decimação para uma amostra por símbolo, a estimação de fase é implementada pelo algoritmo de Viterbi-Viterbi utilizando o tamanho do bloco otimizado. Por fim, a análise da BER é realizada para 2¹⁷ bits, após a descodificação dos símbolos.

Inicialmente, foi feita uma análise dos valores de BER e EVM em função da potência de entrada, estando os resultados obtidos representados nas Figuras 3.12a e 3.12b, respetivamente. Os pontos representados nos gráficos, correspondem à média dos valores obtidos de BER e EVM nas duas polarizações, sendo que as curvas a cheio são obtidas por ajuste polinomial de segunda ordem. As oscilações observadas nos pontos do gráfico são

justificadas pela incerteza experimental.



Figura 3.12: Desempenho do equalizador digital da dispersão cromática em função da potência ótica de entrada dos dados experimentais.

Por observação dos gráficos anteriormente obtidos verifica-se que a potência de entrada ótima, obtida após equalização linear do sinal, foi de -1.31 dBm. Dado isto, nas experiências seguintes foi considerada uma potência de entrada fixa de -1.31 dBm.

À semelhança da secção 3.5, foi realizado um estudo do número de coeficientes necessários ao filtro FIR para equalização da CD no domínio do tempo, e do número de amostras necessárias a cada bloco FFT para equalização da CD no domínio da frequência. Os resultados obtidos de BER em função do número de coeficientes do filtro FIR e do número de amostras por FFT, estão representados nas Figura 3.13a e 3.13b, respetivamente.



Figura 3.13: Desempenho do equalizador digital da dispersão cromática em função do número de coeficientes utilizados no filtro FIR e do número de amostras por bloco FFT, para os resultados experimentais.

Também neste caso é possível reduzir o número de coeficientes utilizado no filtro FIR sem que o desempenho do sistema se altere significativamente. Da Figura 3.13a verifica-se que mesmo para 60 coeficientes o desempenho do sistema pouco se altera, o que permite reduzir o número de coeficientes até cerca de 50% do valor obtido teoricamente (equação 3.12), e poupar recursos de hardware. Quanto ao número de amostras por FFT este pode ser reduzido até 16 amostras sem perda significativa de desempenho, como se pode observar na Figura 3.13b.

Na Figura 3.14 são apresentados os diagramas de constelação do sinal PM-QPSK, para ambas as componentes de polarização (x e y), antes e depois de realizada a equalização necessária ao sinal recebido. Para equalização no domínio da frequência, Figura 3.14b, o número de amostras por FFT utilizado foi de 32, já este proporcionava o tamanho de FFT mais pequeno com o menor impacto no desempenho do sistema. Para compensação da CD no domínio do tempo, Figura 3.14c, foram utilizados 119 *taps*, valor obtido a partir da expressão (3.12).



(b) Sinal processado, utilizando compensação da CD no domínio da frequência.

(c) Sinal processado, utilizando compensação da CD no domínio do tempo.

Figura 3.14: Constelações obtidas antes e depois dos algoritmos de processamento digital de sinal, utilizando compensação da dispersão cromática no domínio da frequência e no domínio do tempo, para os dados experimentais. Onde os pontos a vermelho presentes na constelação indicam símbolos que foram detetados de forma errada.

Após concluído todo o DSP, registou-se uma BER de aproximadamente 1.3×10^{-3} quando a compensação da CD é realizada no domínio da frequência, e de 1.7×10^{-3} quando a

compensação da CD é realizada no domínio do tempo. Estes são valores aceitáveis de BER uma vez que podem, após correção de erros através de FEC, ser reduzidos para $< 10^{-9}$, tornando possível o funcionamento do sistema de forma viável. Os valores obtidos de BER, SNR e EVM para as duas polarizações, em ambos os casos de equalização, são apresentados na Tabela 3.4.

	CDE domínio da frequência	CDE domínio do tempo
BER (x-pol)	1.2×10^{-3}	1.9×10^{-3}
BER (y-pol)	1.4×10^{-3}	$1.5 imes 10^{-3}$
SNR (x-pol)	7.1 dB	6.8 dB
SNR (y-pol)	6.7 dB	6.9 dB
EVM (x-pol)	31.1 %	32.3 %
EVM (y-pol)	31.6 %	32.1 %
Dual-Pol BER	$1.3 imes 10^{-3}$	$1.7 imes 10^{-3}$

Tabela 3.4: Resultados obtidos no MATLAB[®] utilizando compensação da dispersão cromática no domínio da frequência e no domínio do tempo, para os dados experimentais.

3.7 Conclusão

Neste capítulo foi estudada a CD, verificou-se que esta provoca um aumento das nuvens correspondentes aos vários símbolos da constelação, assim como uma rotação angular da constelação que é proporcional a $\beta_2 L$. Observou-se também que à medida que se aumenta a taxa de transmissão o efeito da CD num sinal QPSK ou NRZ, torna-se mais evidente (um aumento de 2 vezes na taxa de transmissão é acompanhado por uma redução de 4 vezes no alcance do sistema).

Embora uma boa parte dos atuais sistemas façam ainda uso de DCFs, a sua utilização leva a um aumento generalizado do custo e da complexidade do sistema. Novas técnicas tem sido desenvolvidas com o intuito de ultrapassar tal adversidade. Atualmente uma das técnicas mais estudadas é a compensação no domínio digital, que permite uma redução significativa da complexidade e custo do sistema, uma vez que ao fazer a equalização no domínio digital é possível eliminar as fibras DCF, assim como os efeitos negativos a estas associados (ruído, efeitos não lineares). Para demonstrar a vantagem da equalização digital face à equalização ótica, foi analisado o desempenho do sistema em função da potência do sinal de entrada, num canal de transmissão com DCF e sem DCF. Ao utilizar equalização digital observou-se um aumento de 4 dBm na potência ótima do sinal, quando comparado com o cenário onde foram utilizadas DCFs. O coeficiente não linear muito elevado das fibras DCF leva a que os efeitos provocados pelas não linearidades da fibra se façam notar para potências mais baixas, causando uma elevada degradação para potências mais elevadas.

A equalização de um sinal pode ser feita digitalmente no domínio do tempo, através de filtros FIR, ou no domínio da frequencia, com recurso à inversa da função de transferência da

fibra. Neste capítulo comprovou-se que é possível diminuir significativamente o número de coeficientes utilizados no filtro FIR, e o número de amostras por FFT, sem que o desempenho do sistema seja significativamente alterado. Estes factos podem ser fatores importantes caso seja necessário reduzir o hardware ou mesmo a latência do sistema.

Dependendo do sistema em causa e da quantidade de CD acumulado no canal, a escolha entre a utilização de um filtro no domínio do tempo ou no domínio da frequência pode variar. Para grandes valores de dispersão acumulada, o filtro no domínio da frequência exige um esforço computacional menor do que o filtro FIR. A CD compensada irá estar relacionada com o comprimento do filtro implementado. Do ponto de vista do DSP não existe um limite para o comprimento do filtro, no entanto, a tolerância à CD irá estar limitada pelo hardware de implementação disponível [30].

As soluções digitais apresentadas neste capítulo para a compensação da CD são apenas válidas para ligações óticas estáticas, cuja dispersão acumulada é conhecidos à *priori*. No entanto, utilizando equalização digital torna-se possível adaptar a equalização aos parâmetros do sistema, o que é uma mais valia em redes reconfiguráveis, onde os dados podem ser encaminhados dinamicamente através de diferentes fibras, causando variações na dispersão acumulada ao longo do tempo. Estes sistemas requerem a implementação de métodos de equalização adaptativa, tais como, o LMS (*Least Mean Square*) que utiliza sequências de bits de treino.

Capítulo 4

Compensação da Dispersão Cromática em Simulink

No capítulo anterior foi estudada a compensação da dispersão cromática (CD - *Chromatic Dispersion*) no domínio digital. Dada a sua preponderância para reduzir os atuais requisitos de hardware da camada ótica, neste capítulo são apresentados detalhes de implementação e resultados preliminares da equalização digital da CD.

De modo a implementar em hardware os algoritmos anteriormente apresentados, foi utilizada uma ferramenta de simulação para o MATLAB[®] intitulada *Xilinx System Generator*, que será introduzida na secção 4.1. Na secção 4.2 são apresentados detalhes da implementação do equalizador da CD no domínio da frequência, onde foi utilizado o algoritmo de *overlap-and-save*. A implementação do algoritmo para compensação da CD no domínio do tempo é explorada na secção 4.3. Em ambas as secções anteriores é feita uma comparação dos resultados obtidos do *System Generator* (SG) com os resultados obtidos do MATLAB[®], sendo também realizado um estudo do número de bits necessários a cada um dos blocos para implementação dos algoritmos.

4.1 System Generator

O SG é uma ferramenta de alto nível utilizada para o projeto de sistemas de processamento digital de sinal (DSP - *Digital Signal Processing*) implementados em *Field-Programmable Gate Array* (FPGA). O SG adiciona novas bibliotecas e novas funcionalidades às já existentes no *Simulink*, de modo a permitir o projeto em hardware. No conjunto de blocos da *Xilinx*, existem blocos de baixo nível, que fornecem acesso a hardware específico do dispositivo, assim como blocos de mais alto nível, que implementam (por exemplo) algoritmos de processamento de sinal, que podem ser automaticamente compilados numa FPGA. Assim, torna-se possível a partir do *Simulink*, criar os algoritmos necessários ao recetor coerente, converte-los em código *Hardware Description Language* (HDL) e testá-los em dispositivos FPGA da *Xilinx* [57].

De modo a implementar e testar os vários blocos do projeto, há que ter em atenção fatores que inicialmente não foram considerados. Por exemplo, o MATLAB[®] / *Simulink* utiliza *double precision floating-point*, enquanto que os blocos da *Xilinx* utilizam *fixed-point precision*. Tornase assim necessário utilizar os blocos **Gateway In** e **Gateway Out** sempre que se pretende ligar blocos da *Xilinx* a blocos que não sejam da *Xilinx*. O bloco de **Gateway In** converte um sinal *double precision floating-point* num sinal *fixed-point* da *Xilinx*, enquanto o bloco **Gateway Out** converte um sinal *Xilinx* de volta num sinal *double precision floating-point* [57]. Quando

um projeto é traduzido em hardware, os blocos **Gateway In** (**Gateway Out**) tornam-se nos portos de entrada (saída) do projeto.

Test *	📡 Simulink Library Browser	
File Edit View Simulation Format Tools Help	File Edit View Help	
D 2 - 5 % B C 4 → ↑ 2 C	🗅 😅 » Enter search term 🔹 🛤 🖀	
	Libraries Library: Xilinx Blockset/Basic Elements Search Results: (none)	
Sina Maria	Big Real-Time Workshop Big Signal Processing Blockset	•
Surfam	Simulink 3D Animation Assert Assert Assert BitBasher	
Generator	Black Box CEPicbe Clock Enable Probe	
	Kinx Blockset Axia Rasis Enrorts Concet Enrorts	
	-Communication	H
	DSP Data Types Flasting Point Flasting Point 	
	-Index Expression >In Gateway In	
	Memory Shared Memory E	
	LFSR Logical	
	-Control Logic Mux Parallel to Serial	
	-Imaging -Math Register Venetore Reinterpret	
	Showing: Xilinx Blockset/Basic Elements	

O ambiente gráfico do SG é mostrado na Figura 4.1:

Figura 4.1: Ambiente gráfico do System Generator.

4.2 Implementação no Domínio da Frequência

Nesta secção é apresentada a implementação em SG do algoritmo para a equalização da CD no domínio da frequência, apresentado em 3.4.1. Recordando: o sinal recebido no domínio do tempo vai sendo separado em blocos de tamanho mais pequeno e com uma certa sobreposição entre os vários blocos. Cada um desses blocos é convertido para o domínio da frequência através da transformada discreta de Fourier (FFT - *Fast Fourier Transform*), sendo posteriormente realizada a multiplicação deste sinal pela função de transferência linear inversa da fibra de transmissão. O sinal resultante da multiplicação (sinal equalizado) é passado para o domínio do tempo através da transformada discreta inversa da Fourier (IFFT - *Inverse Fast Fourier Transform*), onde por fim as amostras corretas são agrupadas, de modo a gerar o bloco final (capítulo 3, secção 3.4.2, Figura 3.6).

4.2.1 Blocos Básicos

O algoritmo para compensação da CD anteriormente descrito conta com vários blocos *Xilinx*, dos quais se destacam:

• **FFT/IFFT:** Aplica a transformada de Fourier (ou a inversa da transformada de Fourier) ao sinal de entrada. O bloco utilizado para executar esta função no SG é apresentado na Figura 4.2a. Mais algum detalhe acerca deste bloco será dado mais a frente neste capítulo.

- ROM: É possível através de blocos ROM gerar a função exponencial. Para tal é necessário utilizar dois blocos ROM de modo a gerar as funções de seno e coseno separadamente. O bloco criado para a função exponencial é apresentado na Figura 4.2b, sendo analisado com mais algum detalhe mais a frente neste capítulo.
- Complex Multiplier: O bloco Complex Multiplier, apresentado na Figura 4.2c, realiza a multiplicação de dois números complexos. Este foi utilizado de modo a efetuar a multiplicação do sinal de entrada no domínio da frequência pela função de transferência linear inversa da fibra de transmissão (função exponencial). O bloco possuí 4 entradas, reservadas às componentes real e imaginária de cada número, e 2 saídas, correspondentes à componente real e imaginária do produto.



Figura 4.2: Alguns dos blocos Xilinx utilizados para a implementação do algoritmo de compensação da dispersão cromática no domínio da frequência.

Para além destes foram necessários outros blocos que vale a pena referir, sendo eles:

- **Relational:** O bloco **Relational** da Xilinx, Figura 4.3a, implementa as seguintes operações de comparação:
 - igual a (a = b)
 - não igual a ($a \neq b$)
 - menor do que (a < b)
 - maior do que (a > b)
 - menor do que ou igual a ($a \le b$)
 - maior do que ou igual a ($a \ge b$)

A saída deste bloco será do tipo boleana, devolvendo o valor lógico '1' sempre que a relação de comparação for verdadeira.

- **Counter:** O bloco **Counter** implementa um contador *free running* ou *count-limited*, do tipo crescente, decrescente ou crescente/decrescente dependendo da implementação em questão.
- Single RAM Port: O bloco Single RAM Port da Xilinx implementa uma RAM (Random Access Memory) com uma porta para entrada e outra para saída de dados. Este bloco pode ser implementado na FPGA através de blocos dedicados de memória ou de memória distribuída. Da Figura 4.3b observa-se que o bloco possui 3 entradas (addr, din e we) e 1 saída.
- Mux: Este bloco implementa um multiplexer, possuindo entradas de dados e uma entrada de controlo que seleciona qual a entrada que se irá refletir na saída, Figura 4.3c.
- Convert: O bloco Convert permite formatar os dados de cada amostra de acordo com as necessidade aritméticas do sistema, Figura 4.3d. Este bloco foi utilizado, por exemplo, para definir a precisão da entrada dos dados de entrada do bloco FFT e Single Port RAM. Uma vez que esses blocos exigem entradas de um tipo de dados fixo, este bloco faz a conversão desejada.



Figura 4.3: Alguns dos blocos necessários à implementação do algoritmo de overlap-and-save.

Bloco Fast Fourier Transform

O bloco FFT da Xilinx implementa a transformada discreta de Fourier (DFT- *Discrete Fourier Transform*) de um conjunto de N valores complexos de entrada, com N uma potência de 2 ($N = 2^m$, com m = 3 - 16). A DFT X(k), k = 0, ..., N - 1 de uma sequência de dados x(n), n = 0, ..., N - 1 é definida por [58],

$$X(k) = \sum_{k=0}^{N-1} x(n) e^{-jnk2\pi/N},$$
(4.1)

onde N é o tamanho da transformada. A inversa da transformada discreta de Fourier (IDFT - *Inverse Discrete Fourier Transform*) é dada por [58],

$$x(n) = \frac{1}{N} \sum_{k=0}^{N-1} X(k) e^{jnk2\pi/N}.$$
(4.2)

De acordo com o sistema de implementação, cada bloco deve ser ajustado de modo a que possa responder de forma adequada aos requisitos do sistema.

Os sinais de entrada utilizados para o bloco FFT/IFFT foram [58]:

- xn_re e xn_im: Componente real (xn_re) e imaginária (xn_im) dos dados de entrada. Ambos os sinais são do tipo *signed* com S números de bits e S-1 *binary point*, sendo que S é um número entre 8 e 34, inclusive.
- start: Este sinal marca o início da FFT, podendo ser declarado como um impulso para começar o processo ou pode ser mantido a '1' no intervalo de tempo de interesse. O sinal à entrada do start deve ser do tipo boleano.
- fwd_inv: O sinal fwd_inv indica a realização de uma IFFT, caso em se encontre a '0', ou a realização de uma FFT, caso este sinal seja declarado a '1'. O sinal de ataque a essa entrada deve ser do tipo boleano, e por defeito está configurado para realizar a operação de FFT.
- **fwd_inv_we:** Quando ativado (estado '1'), carrega o tipo de transformada da porta de entrada **fwd_inv** para o próximo fluxo de dados de entrada.

Neste caso, os sinais de saída para o bloco FFT/IFFT foram [58]:

- **xk_re** e **xk_im:** Componente real (**xk_re**) e imaginária (**xk_im**) dos dados de saída. Estes sinais só estão válidos quando **dv** se encontrar no nível alto.
- **xn_index** e **xk_index**: Estes indicam o índice do sinal de entrada e do sinal de saída, respetivamente.
- rfd: Este sinal fica no estado ativo, desde que o sinal start fica ativo até que xn_index atinja o valor de N-1. O sinal rfd é do tipo boleano.
- busy: Quando o bloco processa o atual fluxo de entradas, este sinal fica no estado ativo.
 O sinal busy é marcado como sinal boleano.
- dv: Quando fica no estado alto indica que os dados de saída estão válidos, sendo um sinal boleano.
- edone: Fica no estado ativo no período de amostragem anterior ao bloco estar pronto para a saída de dados processados. edone é marcado como boleano.
- **done:** Fica no estado ativo durante um ciclo de relógio quando o cálculo da transformada está completo, sendo este sinal também do tipo boleano.

Existem outros parâmetros importantes e que devem ser tidos em conta no bloco FFT, tais como: O tamanho da transformada, este valor pode variar entre 8 e 65536, neste caso o tamanho de bloco utilizado foi de 1024 amostras. A arquitetura de implementação utilizada foi *Pipeline Streaming I/O*, que permite o processamento de dados contínuo, à custa de mais recursos computacionais.

Por defeito o bloco está configurado para calcular a DFT. Caso se pretenda implementar uma IDFT, esta difere da DFT em dois aspetos:

- 1. Para que o bloco de FFT seja configurado de modo a a executar uma IDFT, o sinal **fwd_inv** tem de ser definido a 0 antes do início da transformada.
- 2. A saída da FFT tem de ser manualmente dimensionada de forma a ter em conta o fator de 1/N da equação 4.2.

Bloco Exponential

No conjunto de blocos da Xilinx não existe nenhum bloco que modele automaticamente a função exponencial, assim optou-se por implementar a função exponencial a partir da fórmula de Euler, $e^{-i\theta} = \cos \theta - i \sin \theta$.

Uma vez que a função de transferência da fibra se mantêm constante ao longo do tempo, foi utilizado o bloco **ROM** para implementação dessa função. Este bloco funciona como uma memória apenas de leitura, onde o seu conteúdo é inicializado através do campo *Initial value vector*, possuindo uma porta de entrada, **addr**, que indica o endereço de memória que deve ser lido, e uma porta de saída para a saída de dados. Para implementação da função transferência da fibra com base na fórmula de Euler foram utilizados dois blocos **ROM**, um para cada uma das funções cos e sin, e um bloco de **negate** necessário para inverter o sinal da função sin.

Alguns parâmetros importantes do bloco ROM [58]:

- **Depth:** Especifica o número de valores que é possível guardar na memória, devendo ser um número positivo, menor do que 16384.
- Initial value vector: Especifica o valor inicial da memória. Se o vetor for maior que o tamanho da ROM, os elementos do vetor a mais são descartados. Caso o tamanho da ROM seja maior do que o tamanho do vetor, os espaços livres da memória são colocados a zero.
- Memory Type: Especifica o tipo de memória utilizada: memória distribuída ou bloco RAM. O bloco *RAM* usa recursos de hardware dedicados, representando a implementação mais eficiente em termos de área. A memória distribuída usa *lookup tables* para implementação da memória. Uma vez que estas podem ser colocadas em qualquer parte do *chip*, os atrasos de encaminhamento podem ser minimizados o que permite um desempenho mais elevado.

Com base na fórmula de Euler anteriormente apresentada, a inversa da função transferência da fibra é dada por,

$$\exp\left(-i\frac{\beta_2}{2}\omega^2 L\right) = \cos\left(\frac{\beta_2}{2}\omega^2 L\right) - i\sin\left(\frac{\beta_2}{2}\omega^2 L\right),\tag{4.3}$$

onde $\omega = 2\pi f$ e $f = \left(\frac{-N_{FFT}}{2} : \frac{N_{FFT}}{2} - 1\right) \times \frac{1}{T_{window}}$, sendo $T_{window} = N_{sample} \times T_{sample}$ e por fim $T_{sample} = \frac{1}{N_{sps} * R_{symb}}$, neste caso temos $N_{sps} = 2$, $R_{symb} = 30$ Gbaud/s.

Existe um mecanismo chamado *masking*, que permite a parametrização dos blocos, atribuição de variáveis, cujos valores podem ser especificados pelo utilizador através da caixa de diálogo, ou calculados nos comandos de inicialização da máscara. De notar que apenas os blocos que se encontrem sob a máscara poderão aceder a estas variáveis. Assim, ao gerar o bloco **Exponential** foi criado um subsistema, assim como uma máscara onde os valores necessários ao bloco **Sine** e **Cosine** são definidos como parâmetros de entrada desse subsistema. Assim, sempre que os parâmetros de entrada do subsistema forem alterados, o bloco **Exponential** será atualizado automaticamente. Na Figura 4.4a é apresentada a máscara gerada para o bloco de **Exponential**, onde os valores de entrada são os valores necessários ao cálculo da exponencial (tamanho da fibra (*LengthFiber*), coeficientes de dispersão da velocidade de grupo β_2 (*Beta*), tamanho da FFT (*LengthFFT*) e taxa de símbolos do sistema (*Rsym*)). A Figura 4.4b apresenta algumas das opções tomada na realização da função seno. Observa-se que o tamanho do bloco **ROM** corresponde ao tamanho da FFT. O bloco foi inicializado com a parte da equação (4.3) referente à função seno.

Function Block Parameters: Exponencial	
Subsystem (mask)	😝 Sine (Xilinx Single Port Read-Only Memory)
Parameters LengthFiber	Basic Output Advanced Implementation Depth NFFT Initial value vector fftshift(sin((((-(NFFT/2):(NFFT/2)-1)*(1/(NFFT/(2*R)))*2*pi).^2)*B*L))
1600	Memory Type:
Beta	Distributed memory Block RAM
1.6455e-024	Optional Ports
LengthFFT	Provide reset port for output register
nfft	Initial value for output register 0
Rsym	Provide enable port
30e9	Latency 0
OK Cancel Help Apply	OK Cancel Help Apply

(a) Máscara do bloco Exponencial

(b) Opções básicas do bloco Seno.

Figura 4.4: Detalhes de implementação da função exponencial.

De modo a realizar a multiplicação do bloco exponencial com as saídas da IFFT de forma correta e de acordo com o código implementado em MATLAB[®], o array de frequências

angulares ω deve ser rearranjado de modo a que as amostras do bloco **Exponential** possuam a mesma ordem das amostras de saída do bloco de **IFFT**, de onde surge a necessidade de utilizar a função *fftshift* nas funções sin e cos.

4.2.2 Sistema Completo

Na Figura 4.5 está representado o diagrama de blocos relativo à implementação em SG do algoritmo de compensação da CD no domínio da frequência, utilizando o método de *overlap-and-save*. Note-se que assim como no caso do bloco **Exponential**, foi criado um subsistema e uma máscara para o subsistema de modo a facilitar (caso necessário) a alteração de algum parâmetro de entrada do bloco, assim basta alterar o valor do parâmetro na máscara do subsistema, e o restante sistema adaptar-se-á aos novos parâmetros.



Figura 4.5: Bloco completo para compensação da dispersão cromática no domínio da frequência utilizando o método de *overlap-and-save*.

A Figura 4.6 apresenta o conteúdo do subsistema inicial, de onde se verifica que este é constituído por outros 8 subsistemas. Os 4 subsistemas presentes do lado esquerdo da imagem implementam a compensação da CD das amostras de entrada. Os restantes 4 subsistemas funcionam como pós-processador para o bloco de compensação da CD, selecionando os dados de saída válidos de modo a gerar o sinal equalizado. Inicialmente este bloco foi implementado através de blocos **MCode**, no entanto esta opção foi posteriormente abandonada, devido ao elevado tempo de execução. Dado isto, optou-se pela implementação manual desses blocos.

Descrição do projeto:

Na Figura 4.7 está representado o subsistema que implementa a compensação da CD das amostras de entrada. Verifica-se que inicialmente o vetor de amostras de entrada é, através do bloco **IFFT**, convertido para o domínio da frequência. O bloco **Shift** utilizado antes do bloco **IFFT** foi implementado de modo a aplicar o fator de 1/N da IFFT, equação (4.2). Uma vez que os valores à entrada do bloco **FFT**/**IFFT**devem ser do tipo *signed* (complemento para dois) de tamanho S e *binary point* S-1, a precisão à saída do bloco **Shift** foi definida de



Figura 4.6: Subsistema do bloco completo para compensação da dispersão cromática no domínio da frequência utilizando o método de *overlap-and-save*.

modo a obter valores de entrada válidos no bloco **FFT/IFFT**. Para além disso, o bloco **Shift** possuí um atraso de 2 amostras, necessário para que o bloco **IFFT** fique pronto a processar os vetores de entrada. Da figura observa-se também que existe um bloco de **Sinalização**, presente na entrada **start** do bloco, que tem como objetivo controlar os valores que entram no bloco **IFFT**. O bloco de **Sinalização** garante a entrada das amostras pretendidas no bloco, garantindo também que a operação de IFFT é feita sem introduzir atrasos entre os diferentes blocos de IFFT. Tal como se pode ver da Figura 4.7, o bloco de sinalização é construído a partir de blocos **Relational**, **Logical** e **Counter**.

Tal como referido anteriormente, a inversa da função de transferência linear da fibra é sintetizada no bloco **Exponential**. Uma vez que o bloco **IFFT** demora um certo tempo a executar, o contador presente antes do bloco **Exponential**, fica ativo apenas quando os dados presentes na saída do bloco **IFFT** forem válidos, ou seja, quando o sinal de saída **dv** do bloco **IFFT** assume o valor lógico '1'. O contador está ligado à entrada do bloco **Exponential**, ou seja, à entrada **addr** de ambos os blocos **ROM**, garantindo a leitura do endereço de memória correto. Desta forma é garantida a entrada dos dois sinais no bloco de multiplicação, ao mesmo tempo. Da Figura 4.8 observa-se que o sinal **dv_IFFT** fica ativo no mesmo instante de tempo que os sinais **xn_re_IFFT**, **xn_im_IFFT**, **counter_out**, **Multiplier_ar** e **Multiplier_ai**.

Na saída do bloco **Complex Multiplier** irá estar o sinal equalizado no domínio da frequência, que é o resultado da multiplicação complexa da saída do bloco **Exponential** com a saída do bloco **IFFT**. Esse sinal irá estar ligado às entrada do bloco **FFT**, no entanto, de modo a converter os valores de saída do bloco **Complex Multiplier** para a gama de valores de entrada do bloco **FFT**, é necessário um bloco de conversão (**Convert**) entre esses dois portos de entrada e saída. A saída **edone** do bloco **IFFT** está ligada à entrada **start** do bloco



Figura 4.7: Bloco para a equalização da dispersão cromática das amostras de entrada.

FFT, de modo a garantir o funcionamento do bloco FFT nos intervalos de tempo corretos, ou seja, apenas quando os valores a serem processados pelo bloco estiverem disponíveís na entrada do bloco, o que pode ser comprovado na Figura 4.8 (o sinal start_FFT assume o valor lógico '1' apenas quando existem valores nas entradas xn_re_FFT, xn_im_FFT do bloco FFT). Dado que o bloco de multiplicação não executa em tempo zero, existe um atraso de 10 amostras desde que as saídas do bloco IFFT estão prontas até que as entradas do bloco FFT fiquem disponíveis, Figura 4.8. O bloco FFT faz a conversão do sinal equalizado no domínio da frequência para o domínio do tempo.

Tendo o sinal equalizado no domínio do tempo, de modo a evitar erros numéricos gerados nos extremos de cada bloco FFT/IFFT, torna-se necessário rearranjar os blocos fazendo a seleção dos valores corretos de cada bloco FFT. Dado isto, é necessário interligar o bloco anteriormente descrito com um bloco que selecione as amostras de saída válidas, de cada bloco FFT, para tal é utilizado o bloco Select_Mux_Data apresentado na Figura 4.9. Note-se que para a implementação total do sistema são necessários 4 subsistemas deste tipo. Uma vez que são realizados 2 blocos FFT por cada polarização, torna-se necessário selecionar as amostras corretas da parte real e imaginária de cada um desses blocos.

Da Figura 4.9 observa-se que cada bloco **Select_Mux_data** é constituído por 2 blocos **Select_data** para seleção de dados, e 1 bloco **Mux** que de acordo com o sinal de entrada **sel** irá colocar na sua saída uma das suas entradas de dados (**d0** ou **d1**). O primeiro bloco



Figura 4.8: Diagrama temporal do subsistema correspondentes ao bloco compensação da dispersão cromática.



Figura 4.9: Implementação do bloco pós-processador das amostras de saída da FFT, bloco *Select_Mux_data*.

para seleção de dados (**Select_data**) irá selecionar os valores corretos do bloco **FFT** superior, enquanto que o segundo bloco para seleção de dados (**Select_data1**) irá selecionar os valores corretos do bloco **FFT** inferior. No final, o bloco **Mux** é utilizado de modo a realiza a última operação do método de *overlap-and-save*, gerando através da sincronização correta das duas portas de entrada, o sinal correto de saída equalizado.

O bloco de seleção de dados é mostrado Figura 4.10, sendo que o seu objetivo consiste em selecionar e guardar os valores válidos provenientes do bloco **FFT**, descartando os restantes. Assim, o bloco **Single Port RAM** presente na figura é utilizado de modo a guardar os valores válidos. Este bloco possui uma porta de entrada **we** que fica ativa quando a saída **dv** do

bloco FFT é ativada. Nesse instante, a expressão $a \wedge b$ assume o valor lógico '1', e o contador é inicializado. Foi selecionada a opção *Provide enable port* do bloco **Single Port RAM**, de modo a permitir a ativação ou desativação desse mesmo bloco, e assim guardar apenas os valores de entrada válidos. A porta **en** do bloco **Single Port RAM** é controlada pelo bloco **Relational3**, que por sua vez é controlado pelos blocos **Counter4** e **Index_Select**. Os valores de entrada do bloco **Single Port RAM** são guardados no endereço indicado na porta **addr**. No final, as primeiras e últimas $\frac{N_{FFT}}{4}$ amostras de cada bloco **FFT** são descartadas, sendo guardadas apenas as $\frac{N_{FFT}}{2}$ amostras centrais de cada bloco **FFT**.



Figura 4.10: Bloco implementado para dos valores corretos de cada bloco FFT.

O bloco **Index_Select** é ilustrado na Figura 4.11, este gera os índices dos dados de entrada válidos, que irão ser comparados com a saída do bloco **Counter4**, de modo a ativar ou não o bloco **Single Port RAM**. Quando a saída desses dois blocos for igual, a saída do bloco **Relational** assume o valor lógico '1', e assim a porta **en** do bloco **Single Port RAM** fica no estado ativado.



Figura 4.11: Bloco Index-Select.

Na Figura 4.12 é apresentado um exemplo de diagrama temporal dos vários sinais pertencentes ao bloco Select_Mux_data, permitindo a melhor compreensão da funcionalidade do bloco Select_Mux_data. O primeiro sinal do diagrama corresponde aos dados de entrada do bloco Single Port RAM. Abaixo desse estão representadas as duas saídas dos dois blocos, Relational3_Out1 e Relational3_Out2, uma para cada um

dos blocos **Select_data**. A saída do bloco **Relational3** ativa a escrita no bloco **Single Port RAM**, verificando-se no gráfico que quando uma das memórias está ativa a outra está desativa e vice-versa. Assim, a escrita é feita alternativamente de modo a que os dados sejam guardados de forma síncrona. Observa-se um atraso de 1 amostra entre **Multiplexer_Out** e **Relational3_Out**, que provêm do facto da leitura da memória ser feita após a operação de escrita.

Input_data	1 2)(3)	(4)(5)(6	5)(7	(8)(9)(10)(11	12	(13	(14	(15	(16	(17	18	(19	20	21	22	(23	24	25	26	27	28	29	30	(31)(:	32
Relational3_out1																														
Index Select out1	3		(4)(3	5 (6	5 (1	1				12	(13	14	19					20	21	22	27					28	29	30	35	
Index_Select_out2	3			0	76%	(4	(5	8	(11		0			12	(13	14	(19					20	21	22	27					
Select_data_Out1	0)	(3)(4	()(\$	5)(6					<u>)</u> (11	(12	(13	(14					(19	20	21	(22					27	28	29	(30	
Select_data_Out2	0	_				7)(8)(9)(10	-				(15	(16	(17	(18	a 79				23	24	25	26		(1) N	10-3 33	102 5273	
Multiplexer_Out	0		(3)(-	<u>ا (</u>	5)(6	<u> </u>	<u>)</u> (8	<u>)</u> (9	<u>)(10</u>	<u>) (11</u>	(12	(13	14	15	(16	(17	(18	(19	20	(21	(22)	23	24	25	26	27	X 28	29	(30)(3	26
Clock				Ц	Ц																									
)			5					0			1	l Tim	5 e in :	secc	nds	1	2	0				2	5				3	0	

Figura 4.12: Diagrama temporal do bloco Index-Select.

4.2.3 Resultados de Implementação

Para testar o desempenho do algoritmo de compensação da CD implementado em SG, foram novamente utilizados os dados experimentais obtidos pelo *Politecnico di Torino*. Dada a análise realizada no capítulo anterior da magnitude do vetor de erro (EVM - *Error Vector Magnitude*) em função da potência do sinal, os próximos testes foram realizados para a potência ótima do sinal, -1.31 dBm.

Comparação com a versão MATLAB®

Após a conclusão do equalizador no domínio da frequência, a sua validação foi feita por comparação dos sinais de saída do equalizador proveniente do código MATLAB[®] com os sinais de saída do equalizador provenientes do SG. Na Figura 4.13, são apresentadas as primeiras 20 amostras do sinal de saída da polarização x, provenientes do MATLAB[®] e do SG, de onde se verifica que os sinais estão coincidentes uns com os outros, indicando que o sistema foi bem dimensionado e está a funcionar de forma correta.

Análise do Erro

De modo a analisar detalhadamente a diferença entre a parte real dos sinais à saída do equalizador provenientes do MATLAB e do SG, foi efetuada uma análise do erro entre os dois sinais obtidos, Figura 4.14. Da figura é possível observar que o erro, causado pela precisão limitada do SG, é na ordem dos 10^{-4} , sendo no entanto um valor de erro aceitável.



Figura 4.13: Comparação entre os sinais de saída do equalizador da dispersão cromática no domínio da frequência provenientes do MATLAB® vs System Generator.



Figura 4.14: Sinal de erro entre o sinal de saída do MATLAB[®] vs System Generator para a compensação da dispersão cromática no domínio da frequência utilizando o algoritmo de overlap-and-save.

O valor de erro apresentado foi obtido para 2¹⁷ amostras, 35 *taps* para o algoritmo de CMA e 90 *taps* para o algoritmo de estimação de fase da portadora (valores otimizados). Para além disso, de modo a garantir o valor mínimo de EVM o número de bits utilizado em cada bloco foi:

- In Number of bits: 20 and Binary point: 19;
- Shift Number of bits: 28 and Binary point: 27;

- Exponential Number of bits: 20 and Binary point: 19;
- Complex Multiplier Output: 60;
- Cast before FFT Number of bits: 30 and Binary point: 29;
- Cast before Shared Memory Number of bits: 30 and Binary point: 29;

Constelação Final

Outra forma de verificar o correto funcionamento do algoritmo, é pela a observação da constelação final obtida. Para tal, foi necessário interligar a função de compensação da CD implementada em SG com os restantes algoritmos implementados em código MATLAB[®], Figura 4.15. Foram então criadas duas **S-functions**, initDSP e finalDSP, colocadas em cada uma das extremidades do sistema, que continham os restantes algoritmos de DSP necessários ao recetor coerente.



Figura 4.15: Bloco para teste do algoritmo para compensação da dispersão cromática no domínio da frequência implementado em System Generator.

A constelação obtida é apresentada na Figura 4.16, de onde se observa-se que foi possível recuperar a informação do sinal transmitido, e portanto o bloco implementado no SG está a funcionar de forma correta.

Otimização de Recursos

Com o intuito de poupar recursos da FPGA e tornar as operações dos blocos mais rápidas, de seguida foi feita uma análise da dependência do EVM com o número de bits utilizado em cada bloco do sistema. Para tal, variou-se o número de bits utilizados em cada bloco até que a constelação final do sinal fosse perdida (não sendo possível recuperar qualquer tipo de informação da constelação), ou até não ser possível reduzir mais o número de bits utilizado pelo bloco, devido a algum tipo de restrição imposto pelo bloco.

Quando a relação sinal-ruído (SNR - *Signal-to-Noise Ratio*) se torna demasiado pequena, deixa de ser possível recuperar o informação do sinal transmitido, ou seja, os valores da taxa



Figura 4.16: Constelação obtida para o algoritmo de compensação da dispersão cromática no domínio da frequência implementado em System Generator. Onde os pontos a vermelho presentes na constelação indicam símbolos que foram detetados de forma errada.

de erros de bit (BER - *Bit Error Rate*) pioram para além dos limites de BER aceitáveis. Esses limites são definidos a partir das capacidades de correção do código corretor de erro (FEC - *Forward Error Correction*) utilizado, por exemplo, um sinal cujo valor de BER seja 10^{-3} pode ser corrigido de modo a obter um fluxo de dados quase sem erro (BER na ordem dos 10^{-13}), graças aos atuais FECs existentes [27].

O EVM apresentado nos próximos gráficos foi obtido a partir da média dos EVMs obtidos para cada uma das polarizações. Para análise da precisão foram utilizadas 2¹⁶ amostras, e os valores inicialmente considerados para cada bloco foram os anteriormente apresentados. Para esses valores o atraso entre as saídas do bloco **IFFT** e as saídas do bloco **Complex Multiplier** é de 11 períodos de amostragem.

Inicialmente analisou-se a precisão necessária ao bloco **Gateway In**. Através do gráfico apresentado na Figura 4.17a verifica-se que para um número de bits maior do que 9 o prejuízo na constelação é reduzido, e que para um número de bits igual 7 a constelação é totalmente perdida, não sendo possível recuperar qualquer tipo de informação desta. Perante tais resultados, nas próximas análises foram utilizados 11 bits e 10 para *binary point* do bloco **Gateway In**.

De seguida, variou-se o número de bits necessários ao bloco **Shift**. Observou-se que o atraso entre as saídas do bloco **IFFT** e as saídas do bloco **Complex Multiplier** passou a 10 períodos de amostragem quando o número de bits utilizado era 24, e a 9 quando o número de bits era 23. Por observação da Figura 4.17b conclui-se que para 16 bits a constelação é perdida, assim de modo a ter o mínimo impacto possível nos próximos testes os valores considerados para número de bits e *binary point* do bloco **Shift** foram 21 e 20.

O número de bits mínimo necessário para o bloco **Exponential** é de 8, uma vez que o bloco adjacente, **Complex Multiplier**, exige um número de bits de entrada na gama de [8...63]. O menor EVM foi obtido para um número de bits entre 20 e 16, para valores



Figura 4.17: Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado nos blocos *Gateway In* e *Shift*

inferiores a 16 o valor do EVM aumenta. Dado isto, para o bloco **Exponential** foi considerado um número de bits de 16, uma vez que com este se garante um EVM baixo e ao mesmo tempo são exigidos menos recursos.

Analisando a precisão do bloco **Complex Multiplier**, chegou-se à conclusão que este bloco não tem influência no valor de EVM do sistema. Uma vez que a precisão mínima admitida na saída do bloco **Complex Multiplier** é imposta pelo próprio bloco, estando essa imposição relacionada com o número de bits utilizados nas entradas do bloco. Neste caso o número mínimo de bits exigido era 35, valor este utilizado nos restantes testes.

De seguida, foi analisada a precisão necessária ao bloco **Convert** localizado antes do bloco **FFT**. Para tal variou-se o número de bits entre 10 e 30. Da Figura 4.18a verifica-se que para 10 bits o valor do EVM é cerca de 140%, o que significa que a constelação foi perdida. Verifica-se também que a partir de 13 bits o EVM começava a piorar, tendo-se optado por utilizar um valor intermédio de 15 bits, cujo efeito negativo na constelação é ainda pouco evidente.

Finalmente, como último teste foi analisada a precisão necessária na saída do bloco **Convert** localizado antes do bloco **Single Port RAM**, neste caso o número de bits foi alterado desde 30 até 6, Figura 4.18b, valor para o qual a constelação foi perdida. Neste caso, optou-se por 10 como sendo o valor adequado para o número de bits necessário ao bloco.

Os valores de BER e EVM obtidos utilizando o SG antes e após otimização de recursos são apresentados na tabela 4.1, assim como os valores obtidos no caso da implementação em MATLAB[®]. Os valores apresentados foram obtidos para 2¹⁷ amostras.

4.3 Implementação no Domínio da Tempo

Após concluída a implementação do algoritmo para compensação da CD no domínio da frequência, passou-se à implementação do algoritmo para compensação da CD no domínio



Figura 4.18: Desempenho do equalizador digital da dipersão cromática no domínio da frequência, EVM em função do número de bits utilizado nos blocos *Convert* anterior ao bloco *FFT* e no bloco *Convert* anterior ao bloco *Single Port RAM*.

	System Generator	System Generator - Precisão	Matlab
BER (x-pol)	$1.6 imes 10^{-3}$	$2.0 imes 10^{-3}$	$9.9 imes 10^{-4}$
BER (y-pol)	1.4×10^{-3}	1.7×10^{-3}	1.4×10^{-3}
SNR (x-pol)	6.9 dB	6.7 dB	7.1 dB
SNR (y-pol)	7.0 dB	6.8 dB	7.0 dB
EVM (x-pol)	31.9 %	32.6 %	31.1 %
EVM (y-pol)	31.6 %	32.2 %	31.5 %
Dual-Pol EVM	31.8 %	32.4 %	31.3 %
Dual-Pol BER	1.5×10^{-3}	1.8×10^{-3}	1.2×10^{-3}

Tabela 4.1: Comparação dos valores de BER e EVM obtidos para o caso da implementação em MATLAB[®] e em System Generator, utilizando dados experimentais e compensação da dispersão cromática no domínio da frequência.

do tempo, recorrendo a filtros de resposta impulsional finita (FIR *- Finite Impulse Response*). As saídas equalizadas do filtro FIR, são obtidas pela multiplicação das entradas do filtro pelos coeficientes do filtro, tópico estudado anteriormente no capítulo 3, secção 3.4.3.

4.3.1 Blocos Básicos

A implementação do algoritmo de compensação da CD no domínio do tempo tira partido de vários blocos da *Xilinx*, dos quais se destaca o bloco **FIR Compiler 5.0**, representado na Figura 4.19.



Figura 4.19: Bloco FIR Compiler.

Bloco FIR Compiler 5.0

O bloco **FIR Compiler 5.0** implementa um *Multiply Accumulate-based* ou um *Distributed-Arithmetic FIR filter* [58]. Este aceita um determinado fluxo de dados de entrada, realiza a sua filtragem e fornece as saídas filtradas após um determinado intervalo de tempo, dependente da configuração do filtro utilizado. Este bloco permite fazer o recarregamento dos coeficientes, no entanto, uma vez que o filtro a ser implementado é um filtro estático, os coeficientes foram calculado e inicializados no parâmetro para definição dos coeficientes, tendo permanecido inalterados durante toda a filtragem.

As entrada e saídas utilizadas foram [58]:

- **din:** é a porta de entrada de dados do bloco **FIR Compiler**. Caso sejam utilizados vários canais, os dados para todos os canais são fornecidos ao bloco de forma multiplexada no tempo através desta porta.
- **dout:** é a porta de saída de dados do bloco **FIR Compiler**. Note-se que para uma implementação com vários canais, esta saída é partilhada no tempo por todos os canais.
- **rdy:** porta de saída que indica quando está disponível na porta **dout** uma nova amostra de saída do filtro.
- rfd: porta de saída que indica quando o núcleo está pronto a aceitar novas amostras de dados.

Para além destes, existem outros aspetos e opções que devem ser tidos em conta, algumas das opções inicialmente tomadas no bloco **FIR** podem ser observadas na Figura 4.20 [58].

- Filter Coefficients Coefficient Vector: Especifica o vetor de coeficientes como sendo uma linha de vetores de MATLAB[®]. O números de coeficientes é inferido do tamanho do vetor.
- Hardware Oversampling Specification Select Format:
 - *Maximum Possible*: A taxa de sobreamostragem é automaticamente determinada com base na taxa de amostragem do **din**.

er Coefficients efficient Vector : efC mber of Coefficient Sets : 1	Filter Architecture : Transpose_Multiply_Accumulate Coefficient Options Use Reloadable Coefficients
efficient Vector : efC mber of Coefficient Sets : 1	Coefficient Options Use Reloadable Coefficients
efC nber of Coefficient Sets : 1	Use Reloadable Coefficients
nber of Coefficient Sets : 1	
	Coefficient Structure : Inferred 👻
er Specification	Coefficient Type : Signed 💌
er Type : Single_Rate	Quantization : Integer_Coefficients -
te Change Type : Integer 👻	Coefficient Width : 20
erpolation Rate Value : 1	Best Precision Fraction Length
imation Rate Value : 1	Coefficient Fractional Bits : 22
o Pack Factor : 1	Datapath Options
mber of Channels : 1	Number of Paths : 1
	Output Rounding Mode : Full_Precision -
	Output Width : 41
Maximum_Possible	Allow Rounding Approximation
npie period :	FPGA Area Estimation
dware Oversampling Rate : 1	Define FPGA area for resource estimation
	FPGA area [slices, FFs, BRAMs, LUTs, IOBs, emb. mults, TBUFs]
	[0,0,0,0,0,0]

Figura 4.20: Opções do bloco FIR.

- Hardware Oversampling Specification Hardware Oversampling Rate: Este determina o grau de paralelismo. Uma taxa de 1 produz um filtro totalmente paralelo. Uma taxa de n (resp, *n* + 1) para um sinal de entrada de n-bit produz uma implementação totalmente série para uma resposta ao impulso *non-symmetric* (resp., *symmetric*). Valores intermédios produzem implementações com níveis intermédios de paralelismo.
- Filter Architecture: Systolic Multiply Accumulate; Transpose Multiply Accumulate; Distributed Arithmetic.
 - *Systolic Multiply Accumulate*: É uma arquitetura MAC baseada numa cascata de slices *multiplier/Xtreme DSP*.
 - *Transpose Multiply Accumulate*: A arquitetura *transpose multiply accumulate* implementa um filtro *transposed direct-form*.
 - Distributed Arithmetic: Distributed Arithmetic FIR.
- **Coefficient Options Use Reloable Coefficients:** selecionar quando se pretende fazer o recarregamento dos coeficientes para o bloco.
- Best Precision Fractional Length: ao selecionar esta opção evita-se que informação redundante seja guardada. Eliminando a informação redundante, torna-se possível reduzir os recursos necessários para guardar os coeficientes do filtro.
- Number of Paths: o bloco FIR Compiler consegue processar múltiplos caminhos de dados paralelos, permitindo que a lógica de controlo seja partilhada [59]. Esta opção

especifica o número de caminhos de dados em paralelo que o filtro deve processar.

4.3.2 Sistema Completo

A implementação obtida para a compensação da CD no domínio do tempo no SG é apresentada na Figura 4.21. Uma vez que o bloco FIR não aceita números imaginários como entradas ou coeficientes, tornou-se necessário encontrar uma alternativa para implementação da compensação da CD no domínio do tempo. Considerando que se tem como entradas X = (A + jB) e coeficientes H = (C + jD) (ambos os sinais são complexos), dado que a resposta do filtro é dada por Y = X * H onde * = convolution, obtêm-se Y = (A + jB) * (C + jD) o que também pode ser escrito como Y = (B - A) * C - B * (C - D) + j((B - A) * C + A * (C + D)). Dado isto, a equação implementada foi a anteriormente apresentada, à exceção de que neste caso os coeficientes do filtro vem dados por H = (C - jD), o que resulta em Y = (B + A) * C + B * (D - C) + j((B + A) * C - A * (C + D)). Foram portanto necessários 3 filtros FIR cujos vetores de coeficientes eram C, D-C e C+D, e os dados de entradas eram dados por B+A, B e A.

De modo a gerar a entrada A+B do primeiro FIR foi necessário um bloco de soma, e para garantir que todos os filtros FIR executavam ao mesmo tempo foram necessários mais 2 blocos **Register**, um na entrada de cada um dos outros filtros FIR. Desta forma, é garantida a realização das somas e subtrações, para obtenção da parte real e imaginária do sinal equalizado, de forma correta. Uma vez que o sinal de entrada é um PM-QPSK, ou seja, possuí duas polarizações, são necessários dois blocos como os anteriormente descritos, o que dá forma ao bloco final implementado apresentado na Figura 4.21.

4.3.3 Resultados de Implementação

Comparação com a versão MATLAB®

Tal como no caso anterior, foi feita uma comparação entre os sinais de saída do equalizador proveniente do código MATLAB[®] e do SG. O resultado obtido para as primeiras 20 amostras de saída do sistema é ilustrado na Figura 4.22, onde se observa que os pontos estão coincidentes uns com os outros, conclui-se então que o algoritmo foi implementado corretamente.

Análise do Erro

Para analisar o erro entre o sinal proveniente do MATLAB[®] e do SG, foi feita a subtração dos dois sinais, resultando o sinal de erro representado na Figura 4.23. O valor do erro obtido ronda 10^{-6} .

Neste caso o valor de erro obtido foi menor comparativamente com a situação anterior, o que leva à conclusão de que a precisão utilizada foi maior do que no caso anterior, o que pode ser devido ao número de operações realizadas ser menor, logo vão surgir menos operações



Figura 4.21: Bloco completo para compensação da dispersão cromática no domínio do tempo utilizando filtros FIR.



Figura 4.22: Comparação entre o sinais de saída do equalizador da dispersão cromática no domínio do tempo provenientes do MATLAB[®] vs System Generator.

de *truncation*. Este valor de erro foi obtido para 2¹⁷ bits, 45 *taps* para o algoritmo de CMA e 90 *taps* para o algoritmo de estimação de fase da portadora (valores otimizados). Para além disso, com o intuito de obter valores confiáveis foram utilizados os seguintes números de bits e *binary point*:

- In Number of bits: 20 and Binary point: 19;
- AddSub Full Precision (SG seleciona o tipo de dados na saída de modo a garantir que



Figura 4.23: Sinal de erro entre o sinal de saída do MATLAB[®] vs System Generator para a compensação da dispersão cromática no domínio do tempo utilizando filtros FIR.

não há perda de precisão);

• **FIR Compiler** - *Coefficient Width:* 20, *Best precision fractional bits* and *Output rounding mode:* Full Precision;

Constelação Final

De modo a verificar se o algoritmo anteriormente apresentado funciona corretamente, é de todo o interesse observar a constelação obtida, para tal foi necessário interligar as funções de compensação da CD com o restante código implementado em MATLAB[®]. A interligação entre o MATLAB[®] e o System Generator pode ser observada na seguinte Figura 4.24.



Figura 4.24: Bloco para teste do algoritmo para compensação da dispersão cromática no domínio do tempo implementado em System Generator.

A constelação obtida é apresentada na Figura 4.25, tendo sido obtida para as

características e número de bits anteriormente especificados. Da constelação verifica-se que foi possível recuperar a informação do sinal e portanto o bloco implementado no SG está a funcionar de forma correta.



Figura 4.25: Constelação obtida para o algoritmo de compensação da dispersão cromática no domínio do tempo implementado em System Generator. Onde os pontos a vermelho presentes na constelação indicam símbolos que foram detetados de forma errada.

Otimização de Recursos

Analisando o erro anteriormente obtido conclui-se que a precisão utilizada foi adequada. De seguida, à semelhança do caso da compensação da CD no domínio da frequência serão realizadas algumas experiências de modo obter o mínimo número de bits necessário a cada bloco para o correto funcionamento do algoritmo de compensação da CD no domínio do tempo. Tal como no caso anterior foram utilizadas 2¹⁶ amostras, e o EVM apresentado nos gráficos foi obtido da média do EVM obtido para cada uma das polarizações. Analisou-se o EVM em função do número de bits utilizado para os dados de entrada, saída e coeficientes.

Inicialmente, foi analisado o número de bits necessário à entrada do equalizador, isto é bloco **Gateway In**, variando o número de bits do bloco de 6 a 20. Da Figura 4.26a observase que até 8 bits o valor do EVM pouco se alterou, no entanto para 6 bits já não é possível recuperar a informação da constelação. Dado isto, nos próximos testes o número de bits utilizado para o bloco **Gateway In** foi o mesmo que no caso anterior, 11 e 10 para o número de bits e *binary point*, respetivamente.

De seguida, testou-se o número de bits necessário ao parâmetro *Coefficient Width* do bloco **FIR Compiler**, fazendo-o variar entre 20 até 2, onde o último valor considerado é o valor mínimo aceite pelo bloco para o *Coefficient Width*. O gráfico do EVM em função do número de bits é apresentado na Figura 4.26b, onde se pode observar que para *Coefficient Width=6* o EVM ainda possui um valor aceitável, e que para 5 e 4 bits ainda é possível recuperar o sinal transmitido. Para *Coefficient Width=2* embora ainda seja possível observar a constelação e recuperar alguma informação desta o valor de EVM já está bastante degradado.



Figura 4.26: Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado no sinal de entrada e para os coeficientes

A precisão na saída pode ser determinada com base na precisão dos dados de entrada mais o crescimento de bit devido a aplicação dos coeficientes do filtro. Esse crescimento é o resultado de várias multiplicações e adições associadas às funções do filtro, portanto a largura do resultado final é muito maior do que a largura dos dados de entrada. De modo a poupar recursos tanto no filtro como nos blocos subsequentes ao filtro é de todo o interesse limitar esse fator [59]. Dado isto, por fim estudou-se a influência do parâmetro Output Width no valor do EVM obtido, para tal, a opção Output Rounding Mode do bloco FIR foi definida como Truncation. No modo Truncation, os m bits menos significativos (LSBs - Low Significant Bits) são removidos, de modo a reduzir a saída do acumulador à largura de saída especificada. Esta opção tem a vantagem de poder ser implementada sem quaisquer uso de recursos adicionais. Dado isto, o parâmetro Output Width foi variado entre 22 (máximo admissível) e 11 (valor para o qual a constelação é totalmente perdida). Neste caso, o valor considerado como mais adequado para Coefficient Width foi 7, pois é o que apresenta uma menor influência no valor de EVM. Na Figura 4.27 é observável a evolução do EVM em função do número de bits utilizado, sendo que para 14 bits o EVM é aceitável, a partir de 13 bits começa-se a observar alguma degradação desse valor, verificando-se por fim que para 11 bits a constelação é perdida.

Os valores de BER e EVM obtidos utilizando o SG antes e após otimização de recursos são apresentados na tabela 4.2, assim como os valores obtidos no caso da implementação em MATLAB[®]. Os valores apresentados foram obtidos para 2¹⁷ amostras.

4.4 Conclusão

Concluída a implementação dos algoritmos em SG, os resultados obtidos foram submetidos a uma comparação com os resultados obtidos do MATLAB, com o intuito de validar a implementação dos algoritmos. Da comparação entre os resultados conclui-se que



Figura 4.27: Desempenho do equalizador digital da dispersão cromática no domínio da frequência, EVM em função do número de bits utilizado para os valores de saída do filtro FIR

	System Generator	System Generator - Precisão	Matlab
BER (x-pol)	$1.3 imes 10^{-3}$	1.5×10^{-3}	$1.3 imes 10^{-3}$
BER (y-pol)	$1.7 imes 10^{-3}$	2.1×10^{-3}	1.7×10^{-3}
SNR (x-pol)	7.0 dB	7.0 dB	7.0 dB
SNR (y-pol)	6.9 dB	6.8 dB	6.9 dB
EVM (x-pol)	31.6 %	31.8 %	31.6 %
EVM (y-pol)	32.2 %	32.8 %	32.2 %
Dual-Pol EVM	31.9 %	32.3 %	31.9 %
Dual-Pol BER	$1.5 imes 10^{-3}$	1.8×10^{-3}	$1.5 imes 10^{-3}$

Tabela 4.2: Comparação dos valores de BER e EVM obtidos para o caso da implementação em MATLAB[®] e em System Generator, utilizando dados experimentais e compensação da dispersão cromática no domínio do tempo.

os algoritmos foram implementados de forma correta. O erro obtido entre os resultados do MATLAB[®] e do SG foi reduzido, sendo na ordem dos 10^{-4} para a implementação no domínio da frequência e na ordem dos 10^{-6} no caso da implementação no domínio do tempo. No domínio da frequência o erro obtido foi relativamente maior do que no domínio do tempo, o que se deve ao facto de na implementação no domínio da frequência ser exigido um maior número de blocos e operações, o que pode causar um erro mais elevado, dadas as várias operações de *truncation* ao longo do algoritmo.

Após a análise dos número mínimo de bits necessários para cada bloco do algoritmo, foi possível reduzir significativamente o número de bits inicialmente utilizado em cada bloco, sem que o valor do EVM se alterasse significativamente. Desta forma torna-se possível reduzir o número de recursos inicialmente utilizados para implementação dos algoritmos, assim como a latência associada aos bloco.

Em termos de latência verificou-se que a latência introduzida pelo bloco de compensação da CD no domínio da frequência é muito maior do que a latência introduzida pelo mesmo
bloco no domínio do tempo. No domínio da frequência é necessária a utilização de um bloco de FFT e de IFFT (de 1024 amostras cada), o que introduz um atraso bastante significativo devido à necessidade de armazenamento temporário das amostras necessária à operação. No caso do filtro FIR o atraso é muito menor uma vez que não é necessário armazenamento das amostras necessárias à operação, este depende da arquitetura do filtro e do número de bits utilizado para os dados de entrada e coeficientes.

Como o algoritmo de compensação da CD no domínio do frequência exige um maior número de blocos, calcula-se que a quantidade de recursos por este exigida seja significativamente maior do que a quantidade de recursos necessários à implementação do algoritmo de compensação da CD no domínio do tempo.

Capítulo 5

Compensação da Dispersão Cromática em FPGA

No âmbito deste trabalho de dissertação foi efetuada a migração do sistema de processamento digital de sinal (DSP - *Digital Signal Processing*), inicialmente desenvolvido em MATLAB[®], para a plataforma *Virtex-6 FPGA ML605* da *Xilinx*. Para isso foi utilizada a ferramenta de simulação *Xilinx System Generator*, que estabelece a interface de comunicação entre o ambiente *Simulink* e a placa ML605. Neste capítulo irá ser analisada a implementação em hardware dedicado das técnicas de compensação da dispersão cromática (CD - *Chromatic Dispersion*) estudadas anteriormente.

Na secção 5.1, será feita uma breve introdução às *Field-Programmable Gate Array* (FPGA), uma vez que se pretende testar em hardware, os algoritmos anteriormente apresentados. Na secção 5.2 é abordado o tema da co-simulação. De seguida, nas secções 5.3 e 5.4 é analisada a co-simulação do algoritmo de compensação da CD no domínio da frequência e no domínio do tempo, respetivamente, sendo também efetuada uma análise da ocupação de recursos da FPGA em ambos os casos. Por fim, na secção 5.5 é feito um estudo dos recursos necessários a uma implementação em tempo-real.

5.1 Uma breve introdução às FPGA

Para implementação em tempo real dos algoritmos de DSP necessários ao recetor coerente, devem ser utilizados dispositivos de hardware com elevada capacidade de processamento. Atualmente, existem dois tipos de dispositivos que podem ser utilizados para esse fim: FPGAs ou ASICs (Application-Specific Integrated Circuit). Estes são dispositivos produzidos por vários fabricantes que podem ser utilizados numa vasta gama de aplicações. No entanto, estes dispositivos estão associados a estados de desenvolvimento diferentes. As FPGAs são dispositivos que podem ser facilmente reconfiguráveis, permitindo que um projeto possa ser modificado mesmo depois de implementado no hardware. Contudo os seus recursos computacionais são mais limitados. Em contrapartida, as ASICs são mais eficientes em termos de consumo e área de ocupação. No entanto, o desenvolvimento de ASICs é rígido, estes não podem ser reconfigurados, ou seja, as suas funções de DSP não podem ser reprogramadas, o que limita a sua aplicação [60]. Por exemplo, uma simples otimização do algoritmo exige o desenvolvimento de uma nova ASIC, sendo este um processo demorado e dispendioso. Esta limitação dá ênfase à necessidade de um estudo prévio e otimização dos algoritmos utilizando FPGAs, antes de se passar à migração desses algoritmos para uma ASIC. Dado isto, as FPGAs estão normalmente associadas a uma fase inicial de desenvolvimento de projetos, enquanto que as ASICs são mais adequadas para uma implementação em grande escala, a nível comercial.

Ao contrários dos microprocessadores onde a seu desempenho depende essencialmente da frequência de relógio à qual o processador consegue operar, o desempenho das FPGAs está mais relacionado com a quantidade de paralelismo possível de efetuar nos algoritmos que compõem o sistema de processamento de sinal [57].

As FPGAs são dispositivos de alto desempenho utilizadas para o processamento de dados. Uma FPGA é constituída por uma matriz bidimensional de recursos configuráveis, que permitem a implementação de uma vasta gama de funções lógicas e aritméticas. O conjunto de blocos típicos que constituem as FPGAs pode ser observado na Figura 5.1, e incluem: células de lógica reconfigurável constituídas por *Lookup Tables* (LUTs) e *Flip-Flops* (FFs); blocos RAM (*Random-Access Memory*); unidades de controlo de relógios; interfaces I/O de elevado desempenho (até Gbps); blocos dedicados de DSP; multiplicadores; registos; multiplexeres [57,60]. Por software, torna-se possível manipular os vários recursos da FPGA de modo a produzir filtros digitais de alto desempenho, transformadas discretas de Fourier (FFTs - *Fast Fourier Transform*), ou outras funções aritméticas e de processamento de sinal [57].



Figura 5.1: Arquitectura interna de uma FPGA [60].

Existe um conjunto de operações que devem ser executas de modo a gerar o programa de configuração da FPGA, o qual é chamado *bitstream*. O diagrama de fluxo do projeto em FPGA é apresentado na Figura 5.2.

Inicialmente, cria-se o projeto de acordo com o objetivo pretendido. Após este ter sido criado é necessário fazer a síntese do projeto, de onde resulta uma *netlist* (i.e. uma lista dos componentes de hardware e de como estes estão interligados) que implementa o sistema, e relatórios com a estimativa do desempenho e dos recursos utilizados no projeto. A ferramenta de síntese irá implementar o sistema usando os componentes do hardware pretendido.

De seguinte são efetuados os passos necessário para implementar o programa na FPGA: *Map, Place* e *Route*. No *Map* a *netlist* é mapeada nas primitivas que a FPGA possuí. *Place* implementa as primitivas numa determinada zona da FPGA. O *Route* faz a interligação



Figura 5.2: Diagrama de fluxo para o projecto em FPGA.

entre os vários componentes, de acordo com o menor atraso possível. O projeto pode ser otimizado em termos de área ou velocidade.

Dos passos anteriores resulta o ficheiro de configuração da FPGA, assim como os relatórios com a estimativa dos recursos utilizados, tempo (que permite ver os atrasos específicos na FPGA) e energia. Por fim, é realizada a programação do dispositivo, descarregando o ficheiro de configuração na FPGA, para que esta efetue as funções para as quais foi programada.

5.1.1 Virtex-6 FPGA ML605

Para implementação do projeto em hardware foi utilizada a plataforma *Virtex-6 FPGA ML605* da *Xilinx*, Figura 5.3. Esta plataforma permite o desenvolvimento de aplicações de alto nível e desempenho que podem ser utilizadas nos mais variados ramos das telecomunicações, mas também em outras áreas de aplicação onde o desempenho seja um fator crítico [61,62].

5.2 Co-Simulação de Hardware

Para testar em hardware os algoritmos apresentados no capítulo 4, foi utilizada a opção de co-simulação do *System Generator* (SG). O SG permite a programação e simulação de hardware, através de um elevado nível de abstração entre o sistema e o utilizador. Quando no SG é feita co-simulação de hardware é gerado o ficheiro *bitstream* responsável por traduzir o nível de abstração criado durante a criação do projeto, em código de baixo nível e executável em hardware [57]. As interfaces utilizadas para co-simulação permitem correr um projeto no hardware sobre o controlo do Simulink.



5. Compensação da Dispersão Cromática em FPGA

Figura 5.3: Plataforma Virtex-6 FPGA ML605 [62].

O ficheiro *bitstream* contêm a configuração do hardware associado ao projeto, assim como as interfaces lógicas adicionais que permitem ao SG comunicar com a placa. Da compilação do projeto resulta também um bloco de co-simulação de hardware ao qual o *bitstream* fica associado. Este bloco assume a mesma interface externa do modelo/subsistema do qual derivou, e representa logicamente o hardware de FPGA implementado pelo projeto, podendo ser incorporado em simulações realizadas em Simulink [57].

A co-simulação é realizada através de uma ligação ponto-a-ponto Ethernet entre o PC e a placa FPGA. Durante a simulação o bloco de co-simulação interage com a placa, tirando partido dessa ligação de modo a tornar automáticas tarefas como a configuração do dispositivo, transferência de dados para o dispositivo FPGA e *clocking*. Quando um valor é escrito num porto de entrada do bloco de co-simulação, este envia os dados correspondentes para a localização apropriada no hardware. Da mesma forma, o bloco de co-simulação recolhe os dados do hardware quando ocorre um evento numa porta de saída [57].

5.3 Implementação em FPGA no Domínio da Frequência

Após ter sido implementado em SG o algoritmo 4.2, para equalização CD no domínio da frequência, passou-se à sua implementação em hardware. Para tal foi feita a co-simulação do projeto, de modo a verificar o seu funcionamento em hardware. No entanto, ao gerar a co-simulação do sistema ocorreram alguns erros, que levaram à alteração de alguns detalhes do projeto inicial. Inicialmente, o tamanho dos blocos *Single Port RAM* utilizados era igual ao número de amostras a processar, o que tornava impossível a co-simulação do sistema. Dado

isto, alterou-se o tamanho dos blocos de memória para o tamanho da transformada discreta de Fourier (FFT - *Fast Fourier Transform*), o que permitiu o armazenamento das amostras necessárias a cada bloco FFT e assim a co-simulação do sistema.

Tal como no capítulo anterior, de modo a observar a constelação obtida, o bloco de co-simulação gerado pela ferramenta de co-simulação foi interligado com os restantes algoritmos implementados em software, Figura 5.4.



Figura 5.4: Bloco para teste de co-simulação do algoritmo de compensação da dispersão cromática no domínio da frequência.

Para reduzir a quantidade de recursos inicialmente utilizados o tamanho do bloco *FFT/IFFT* foi reduzido, mantendo no entanto o desempenho do sistema. Ao reduzir o tamanho da FFT/IFFT, as variações na ocupação de recursos foram significativas e evidentes. O tamanho mínimo que se conseguiu atingir para o bloco de FFT/IFFT foi de 128 amostras, para um tamanho inferior a constelação era perdida. Para além disso, foi também possível reduzir a latência do sistema de 4345 para 702 instantes de tempo.

5.3.1 Ocupação de Recursos na FPGA

Ao fazer co-simulação do projeto é gerado um ficheiro contendo informação útil para ao criador do projeto, por exemplo a utilização de recursos da FPGA.

Na Tabela 5.1 estão representados alguns dos recursos da placa ML605, assim como os recursos utilizados pelo algoritmo de compensação da CD no domínio da frequência, utilizando um tamanho de 1024 e de 128 para o bloco de *FFT/IFFT*.

Analisando as duas colunas mais à direita da tabela, observa-se que foi possível reduzir o número de recursos inicialmente utilizados pelo algoritmo, e que a quantidade de recursos utilizados pelo algoritmo foi razoável. Espera-se assim que seja possível implementar na mesma FPGA, os restantes algoritmos necessários ao recetor coerente, ou pelo menos parte deles.

Em aplicações de DSP os DSP slices (DSP48E1s) são recursos importantes da FPGA,

Design Summary	Número total	Compensação frequência	
		$N_{FFT} = 1024$	$N_{FFT} = 128$
Slice Logic Utilization			
Number of Slice Registers	301440	38469 - 12%	25134 - 8%
Number of Slice LUTs	150720	31887 - 21%	16642 - 11%
Number used as Logic	150720	18709 - 12%	11262 - 7%
Number used as Memory	58400	11699 - 20%	4348 - 3%
Number used exclusively as route-thus		1479	1032
IO Utilization			
Number of bonded IOBs	600	51 - 8%	51 - 8%
Specific Feature Utilization			
Number of RAMB36E1/FIFO36E1s	416	6 - 1%	6 - 1%
Number of RAMB18E1/FIFO18E1s	832	48 - 5%	36 - 4%
Number of DSP48E1s	768	164 - 21%	128 - 16%

Tabela 5.1: Resultados obtidos da co-simulação utilizando compensação da dispersão cromática no domínio da frequência.

estas fornecem elevadas capacidades de *pipelining*, melhorando a velocidade e eficiência de muitas aplicações. Dado isto, e uma vez que a FPGA utilizada neste trabalho possui poucos recursos *DSP48E1s* (apenas 768), foi feita uma análise dos blocos que fazem uso desse recurso. Verificou-se que o bloco *Complex Multiplier* utilizado neste caso, faz uso de 6 *DSP48E1s* (valor previsto por análise a [63]). O bloco *IFFT* utiliza 15, enquanto que o bloco *FFT* utiliza 9 *DSP48E1s*. Para além destes, também o bloco *Index-Select* faz uso de 1 *DSP48E1s*. Assim, conclui-se que cada bloco de compensação da CD utiliza 30 *DSP48E1s*, e uma vez que este algoritmo utiliza 4 blocos compensação da CD, no total tem-se um gasto de 120 *DSP48E1s*. Para além disso, existem 8 blocos *Index-Select* no projeto, o que dá um total de 128 *DSP48E1s*, tal como apresentado na Tabela 5.1.

5.4 Implementação em FPGA no Domínio do Tempo

Para implementação em hardware do algoritmo de compensação da CD no domínio do tempo, Figura 4.21, foi feita co-simulação desse projeto. Houve a necessidade de fazer alterações no projeto inicial uma vez que a FPGA não possuía recursos suficientes que permitissem a implementação do algoritmo em hardware. O bloco final implementado em hardware encontra-se representado na Figura 5.5.

O bloco *FIR Compiler* permite o processamento em paralelo de múltiplos caminhos de dados, desde que os vários sinais utilizem os mesmos coeficientes de filtro. Ao processar caminhos de dados paralelos, o bloco *FIR Compiler* aloca uma porta de entrada e uma porta de saída para cada caminho individual. Nesta configuração, o bloco *FIR* partilha a lógica de controlo e os recursos de memória entre os vários caminhos paralelos, o que permite uma poupança significativa dos recursos utilizados relativamente ao caso em que é utilizado um



Figura 5.5: Bloco implementado para co-simulação do algoritmo de compensação da dispersão cromática no domínio do tempo.

bloco *FIR* para cada caminho de dados [59], mesmo com a utilização do mesmo número de slices. Dado isto, e uma vez que as duas polarizações do sinal utilizam os mesmos coeficientes do filtro FIR, optou-se pela utilização de 3 filtros com 2 caminhos paralelos cada, em vez de 6 filtros independentes com apenas um caminho de dados, Figura 5.5.

Inicialmente foi utilizada a arquitetura de filtro *Transpose Multiply-Accumulate*, uma vez que esta introduzia um latência inferior às restantes arquiteturas. No entanto, nesta fase de implementação a arquitetura do filtro foi alterada para *Systolic Multiply-Accumulate*, uma vez que esta é diretamente suportada por *DSP Slices*, e resulta numa implementação de elevado desempenho e eficiente em termos de área [59]. Para além disso, esta estrutura permite explorar a simetria dos coeficientes, o que não era possível utilizando a arquitetura *Transpose*, permitindo assim uma poupança de recursos [59]. Uma vez que neste algoritmo os coeficientes apresentavam simetria par, optou-se pela arquitetura *Systolic*, minimizando assim os requisitos aritméticos e área ocupada. Ao explorar a simetria do filtro em vez de se utilizarem N multiplicações e N-1 adições, podem ser utilizadas apenas $\frac{N}{2}$ multiplicações e aproximadamente N adições, proporcionando uma implementação em hardware mais eficiente [59].

Após as alterações acima mencionadas foi possível fazer co-simulação do sistema, e colocar o projeto a funcionar em hardware. Mais uma vez, o bloco de co-simulação gerado foi, através de *S-functions*, interligado com os restantes algoritmos implementados em software, Figura 5.6.

Sabe-se que quanto maior o número de coeficientes necessários ao filtro FIR, maior o número de recursos computacionais utilizados, o que pode tornar impossível a implementação do algoritmo em hardware. De modo a reduzir a quantidade de recursos



Figura 5.6: Bloco para teste de co-simulação do algoritmo de compensação da dispersão cromática no domínio do tempo.

inicialmente utilizados, para além das otimizações anteriormente apresentadas, reduziuse o número de coeficientes utilizado em cada filtro FIR, sem que no entanto se alterasse o desempenho do sistema. Ao reduzir o tamanho do filtro, as variações na ocupação de recursos foram significativas. O número mínimo de coeficientes utilizado foi 60 *taps*, valor para o qual o desempenho do sistema pouco se altera (tal como tinha sido visto no capítulo 3). Para além disso, foi também possível reduzir a latência do sistema, esta passou de 68 para 39 instantes de tempo.

5.4.1 Ocupação de Recursos na FPGA

Na Tabela 5.2 estão representados alguns dos recursos existentes na placa ML605, assim como a quantidade de recursos utilizados pelo algoritmo de compensação da CD no domínio do tempo, utilizando 119 e 60 coeficientes para implementação do filtro FIR.

Por observação da tabela verifica-se que reduzindo o número de coeficientes utilizados, é possível reduzir significativamente o número de recursos necessários ao algoritmo. Como a quantidade de recursos utilizados é razoável, espera-se conseguir implementar na mesma FPGA os restantes algoritmos necessários ao recetor coerente, ou pelo menos parte deles.

Tal como no caso anterior, analisou-se os recursos de *DSP48E1s* necessários ao algoritmo. Verificou-se que os filtros FIR funcionam à base de *DSP48E1s*, e portanto os 360 multiplicadores necessários ao algoritmo (60*6=360 uma vez que é utilizada simetria par) foram implementados à custa de *DSP48E1s*. O número apresentado na Tabela 5.2 é inferior (356) uma vez que existem coeficientes num dos filtros, que dada a precisão utilizada, eram nulos.

Da Tabela 5.1 e 5.2 observa-se que para a maioria dos recursos, o bloco de compensação da CD no domínio da frequência tem uma ocupação superior à do bloco de compensação da CD no domínio do tempo, o que já seria de esperar uma vez que o bloco no domínio da frequência necessita de realizar um maior número de operações, o que exige um maior número de blocos, nomeadamente memórias para efetuar o método de *overlap-and-save*. O único bloco cuja ocupação é superior no domínio do tempo é o número de *DSP48E1s*,

5.5. Processamento em Tempo Real

Design Summary	Número total	Compensação tempo	
		119 coeficientes	60 coeficientes
Slice Logic Utilization			
Number of Slice Registers	301440	9112 - 3%	5101 - 1%
Number of Slice LUTs	150720	12358 - 8%	4746 - 3%
Number used as Logic	150720	721 - 1%	720 - 3%
Number used as Memory	58400	11604 - 19%	3992 - 6%
Number used exclusively as route-thus		33	34
IO Utilization			
Number of bonded IOBs	600	51 - 8%	51 - 8%
Specific Feature Utilization			
Number of RAMB36E1/FIFO36E1s	416	6 - 1%	6 - 1%
Number of RAMB18E1/FIFO18E1s	832	0	0
Number of DSP48E1s	768	356 - 46%	184 - 23%

Tabela 5.2: Resultados obtidos da co-simulação utilizando compensação da dispersão cromática no domínio do tempo.

uma vez que o filtro FIR utiliza 3 blocos FIR cada um possuindo 119/60 coeficientes e dois caminhos paralelos.

5.5 Processamento em Tempo Real

Para processamento em tempo real, são necessárias ADCs de alta velocidade para fazer a amostragem dos sinais. No entanto, as unidades para DSP comercialmente disponíveis não conseguem operar à frequência de amostragem das ADCs, o que cria a necessidade de existência de um processo de desmultiplexagem, de modo a permitir o processamento dos dados em *m* módulos paralelos, a frequências de relógio mais baixas [64]. Contudo, ao implementar *m* vezes o algoritmo, torna-se necessária uma enorme quantidade de área de *chip*, o que por sua vez aumenta o consumo de energia, assim como o custo do sistema. Portanto, os algoritmos utilizados em tempo real devem permitir o processamento de dados em paralelo, e devem ser avaliados não só pelo seu desempenho, mas também pela sua eficiência de hardware [64].

De seguida será feito um estudo das ADCs necessárias para implementação de sistemas a taxa de transmissão elevadas, assim como do número de multiplicadores necessário ao algoritmo de compensação da CD no domínio do tempo.

5.5.1 5/10 Gb/s

A placa ML605 Virtex-6, utilizada neste trabalho, possuí 24 *transceivers* GTX a 6.6 Gb/s, o que permite a comunicação com ADCs até 6.6 GS/s [61,65].

Para implementação de um sinal PM-QPSK a 5 Gb/s (1.25 Gbaud), são necessárias ADCs a operar a 2.5 GSamples/s, de modo a obter 2 amostras por símbolo na saída das ADCs. Existem comercialmente disponíveis diversas soluções, como por exemplo a placa FMC125, que possuí ligações *FPGA Mezzanine Card* (FMC) (que podem ser ligadas às interfaces FMC da Virtex-6), e ADCs de 8 bits de 4 canais [66]. As ADCs permitem a amostragem simultânea de 4, 2 ou 1 canal a uma taxa de amostragem máxima de 1.25 GS/s (modo 4 canais), 2.5 GS/s (modo 2 canais) ou 5 GS/s (modo 1 canal) [66]. Outra alternativa é a placa FMC126, que é semelhante à FMC125, à exceção de que neste caso as ADCs são de 10 bits [67]. De modo a gerar os 5 Gb/s, são necessárias 2 placas em modo 2 canais (2×2.5 GSamples/s), necessitando de 20 *transceivers* a 2.5 Gb/s.

Estas ADCs podem ainda ser utilizadas para uma implementação a 10 Gb/s, no entanto, neste caso é necessário um aumento da taxa de amostragem das ADCs para 5 GSamples/s, ou seja, são necessárias 4 ADCs a operar a 5 GSamples/s cada uma, modo 1 canal. Uma vez que a placa ML605 possuí apenas duas expansões FMC, utilizando estas ADCs o processamento de sinal ficará limitado a apenas uma polarização do sinal recebido. Dado isto, uma solução alternativa passa pela utilização do módulo TADC-1000, comercialmente disponibilizada pela Tektronix. Este fornece 12.5 GSamples/s (em modo 1 canal) ou 6.25 GSamples/s (em modo 2 canais) com 8 bits de resolução [68].

De modo a calcular o grau de paralelismo necessário aos algoritmos, considerou-se um sistema semelhante ao setup experimental de Torino, mas para uma taxa de transmissão de 5/10 Gb/s. Considerando que a FPGA opera a uma frequência de 100 MHz e as ADCs operam a 2.5/5 GSamples/s, a cada período de relógio ter-se-á 25/50 processos paralelos (12.5/25 símbolos) para processamento de sinal. No entanto, no caso de Torino e para tais taxas de transmissão a CD acumulada é muito baixa, o que elimina a necessidade de um estágio de compensação estática, uma vez que o estágio de equalização dinâmica consegue eliminar a CD existente no sistema.

5.5.2 40 Gb/s

Para uma implementação em tempo real a 40 Gb/s, novos desafios em termos de hardware e complexidade algorítmica surgem. A implementação a 40 Gb/s exige uma desafio maior em termos de ADCs, pois não existem atualmente soluções comercialmente disponíveis para amostragem a 20 GSamples/s, dada a sua dificuldade técnica de implementação. Para além disso, são necessários mais recursos de hardware, dada a necessidade de um maior nível de paralelismo e maior complexidade dos algoritmos de equalização. A placa ML605 não permite a implementação dos 40 Gb/s, pois não possuí interfaces a 20 GSamples/s nem recursos de hardware suficientes. Uma solução semelhante à utilizada em [69] ou em [70] seria adequada para as ADCs e FPGAs a utilizar. Em [69], tendo um sinal PM-QPSK a operar a 40 Gb/s, foram utilizadas 4 FPGAs *Stratix IV* da *Altera* e 4 ADCs *quad core* especialmente desenhadas pela e2V, a operar a 20 GSamples/s [69]. Uma solução alternativa às FPGAs consiste na utilização da *Virtex-7* da *Xilinx* que possuí interfaces a 28.05 Gb/s.

Considerando o mesmo setup experimental, caso o sinal PM-QPSK fosse transmitido a uma taxa de 40 Gb/s, para compensar a CD iria ser necessário um filtro FIR constituído por 13 taps. Se forem consideradas 2 Sps e um clock de 100 MHz, a cada período de clock irão existir 200 novas amostras (100 símbolos) para serem compensadas. Assim, irão ser necessários $200 \times 13 = 2600$ multiplicadores complexos, ou seja, $200 \times 13 \times 3 = 7800$ multiplicadores reais por cada polarização. Uma vez que são utilizadas as duas polarizações do sinal, no total são necessários 15600 multiplicadores para compensação da CD, o que não poderia ser implementado à custa dos *DSP slices* de uma única *Virtex*-7, pois a placa conta apenas com 3600 *DSP48E1s*. Mesmo considerando apenas 60% dos coeficientes do filtro, seriam necessários um total de 9600 multiplicadores. Utilizando um clock de 200 MHz (100 novas amostras por cada período de relógio) e 60% dos coeficientes do filtro, corresponde a um total de $100 \times 8 \times 3 = 2400$ multiplicadores por polarização. Neste último caso recorrendo a duas *Virtex*-7 (uma para cada polarização), torna-se possível implementar o algoritmo de compensação da CD utilizando os *DSP slices* da placa.

5.5.3 100 Gb/s

Uma implementação a 100 Gb/s exige uma enorme complexidade, devido às elevadas taxas de amostragem (50 GSamples/s) e aos recursos computacionais necessários aos algoritmos, o que exige o desenvolvimento de uma ASIC ou de múltiplas FPGAs de elevado desempenho. Em [71] foi demonstrado um sistema *single-channel* PM-QPSK em tempo real a operar a 100 Gb/s. O sistema é constituído por 4 ADCs de alta velocidade, seguido de um *array* de FPGA para executar as operações do recetor coerente.

Para implementação em tempo real do setup experimental de Torino, a 120 Gb/s, se for considerado um relógio de 200 MHz na FPGA, terão de ser processadas 300 amostras a cada período de relógio. Uma vez que, neste caso, cada filtro FIR utilizada 119 coeficientes, irão ser necessários $300 \times 119 \times 3 = 107100$ multiplicadores para implementação de apenas uma polarização. O número de coeficientes utilizados poderia se reduzido para 60 sem prejuízo significativo do desempenho (como já foi visto anteriormente), neste caso iriam ser necessários $300 \times 60 \times 3 = 54000$ para cada polarização, o que mesmo assim só seria possível de implementar à custa de várias FPGAs em paralelo.

5.6 Conclusão

Para implementação em hardware dos algoritmos para compensação da CD foi utilizada uma FPGA, uma vez que estes são dispositivos facilmente reconfiguráveis que permitem o estudo e otimização dos algoritmos de DSP.

Da co-simulação comprovou-se que ambos os algoritmos foram dimensionados de forma correta, sendo compatíveis com uma futura implementação em tempo real. Fazendo co-simulação para vários números de coeficientes utilizados nos filtros FIR, e números de amostras por bloco FFT, verificou-se que a quantidade de recursos utilizados pode ser

significativamente otimizado através da minimização do número. Ao reduzir o tamanho do filtro FIR e do bloco de FFT verifica-se que também a latência dos algoritmos é significativamente reduzida. Para além disso, do relatório com a estimativa de ocupação de recursos observou-se também que, para o setup considerado, o bloco de compensação da CD no domínio da frequência utiliza mais recursos do que o algoritmo de compensação da CD no domínio do tempo, à exceção dos recursos *DSP slices*, dado que os filtros FIR são implementados com base nesse recurso. A compensação no domínio da frequência impõe também uma latência mais elevada, uma vez que é necessário um maior número de operações para a sua implementação. Daqui se conclui que uma implementação do algoritmo de compensação da CD no domínio do tempo á exceção do tempo é, neste caso, mais eficiente do que uma implementação no domínio da frequência.

Neste capítulo foi também feito um estudo, para várias taxas de transmissão, de alguns dos recursos necessários para uma implementação deste sistema em tempo real. Utilizando a placa ML605 é possível uma implementação a 5 Gb/s e 10 Gb/s utilizando ADCs comercialmente disponíveis. No entanto neste caso o algoritmo de compensação da CD não é necessário, uma vez que a quantidade de CD acumulada é muito reduzida, podendo ser totalmente compensada dentro do bloco de equalização dinâmica. Por outro lado, para uma implementação a 40 Gb/s e 100 Gb/s, onde os efeitos da CD para este sistema já são mais evidentes, a placa ML605 não pode ser utilizada uma vez que não possuí interfaces físicas que suportem taxas de amostragem de 20/50 GSamples/s nem recursos suficientes para implementação do algoritmo. Para compensação da CD, o tamanho do filtro é limitado pelo número de unidades lógicas e capacidade de paralelismo da FPGA. Implementações a tais taxas de transmissão exigem uma enorme complexidade, pois surgem novos desafios em termos de hardware e complexidade algorítmica.

Capítulo 6

Conclusões

Ao longo deste trabalho foi estudada em detalhe a dispersão cromática e respetiva póscompensação digital. Embora uma boa parte dos atuais sistemas façam ainda uso de fibra de compensação da dispersão, a sua utilização acarreta um custo e complexidade elevados para o sistema de transmissão. Este facto impulsionou o surgimento de novas técnicas para compensação da dispersão cromática, sendo uma das mais estudadas a compensação no domínio digital. No capítulo 3 provou-se que ao utilizar equalização no domínio digital em vez de equalização ótica (DCFs) é possível aumentar significativamente o desempenho do sistema, uma vez que se observou uma redução da EVM e um aumento da relação sinal ruído. O elevado coeficiente não linear das DCFs leva a que os efeitos provocados pelas não linearidades da fibra se façam notar para potências mais baixas, o que por sua vez limita a potência ótima do sinal.

Neste trabalho foram analisadas e implementadas duas formas distintas para compensação da dispersão cromática no domínio digital: no tempo através de filtros FIR e na frequência através da inversa da função de transferência da fibra. Comprovou-se que é possível reduzir significativamente o número de coeficientes utilizados no filtro FIR e o número de amostras por FFT, sem que o desempenho do sistema seja significativamente alterado. Os algoritmos foram implementados e testados numa ferramenta de simulação intitulada *System Generator*, e em hardware em ambiente de co-simulação sobre a plataforma *Virtex-6 FPGA ML605* da *Xilinx*.

Tirou-se partido do facto de se poder diminuir o número de coeficientes necessários ao filtro FIR e o número de amostras por FFT, para reduzir o hardware e a latência dos algoritmos, sem que o desempenho do sistema fosse alterado. Do relatório com a estimativa de ocupação de recursos, observou-se que para um nível reduzido de dispersão cromática acumulada (como é o caso, uma vez que foi utilizada uma fibra NZDSF), o bloco de compensação da dispersão cromática no domínio da frequência utiliza mais recursos do que o algoritmo de compensação da dispersão cromática no domínio do tempo, uma vez que este algoritmo é mais complexo e exige um maior número de operações para a sua implementação. Para além disso, a compensação no domínio da frequência apresenta uma latência mais elevada, dada a necessidade de armazenamento temporário das amostras necessárias às operações de FFT e IFFT. Conclui-se então que, neste caso, uma implementação do algoritmo no domínio do tempo é mais eficientes do que uma implementação no domínio da frequência, tanto em termos de recursos computacionais necessários, como em termos de latência. No capítulo 5 foram estudadas algumas questões necessárias a uma futura implementação do algoritmo em tempo real. Conclui-se que utilizando a placa ML605 juntamente com ADCs comercialmente disponíveis é possível uma implementação até 10 Gb/s. Se as distâncias de transmissão ou o coeficiente de dispersão forem reduzidos a quantidade de CD acumulada é reduzida, podendo ser em alguns casos totalmente compensada pelo algoritmo de equalização dinâmica, CMA. Por outro lado, para uma implementação a 40 Gb/s e 100 Gb/s, onde os efeitos da CD são mais críticos, a placa ML605 não poderá ser utilizada uma vez que não possuí interfaces físicas que suportem taxas de amostragem de 20 GSamples/s e 50 GSamples/s, nem recursos suficientes para implementação do algoritmo. Nestes casos terá que se utilizar uma FPGA de uma família mais evoluída; ou então um conjunto de FPGAs.

6.1 Tópicos de Trabalho Futuro

Como tópicos de trabalho futuro, a serem desenvolvidos na sequência deste trabalho são propostos:

- Implementação em tempo real dos algoritmos apresentados neste trabalho, e dos restantes algoritmos necessários ao recetor coerente;
- Estudo de algoritmos para compensação dos efeitos não lineares;
- Extensão do estudo para sistemas de transmissão com múltiplos comprimentos de onda;
- Desenvolvimento de algoritmos adaptativos.

Bibliografia

- [1] A. D. Ellis, J. Zhaon, and D. Cotter, "Approaching the non-linear Shannon limit," J. Lightw. *Technol.*, vol. 28, pp. 423–433, 2010.
- [2] A. N. Pinto, "Apontamentos da disciplina de redes Óticas," Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, Tech. Rep., 2011.
- [3] I. Katib and D. Medhi, "A network optimization model for multi-layer IP/MPLS over OTN/DWDM networks," 2009.
- [4] T. R. Pisco, "Distribuição eficiente de IPTV," Master's thesis, Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, 2011.
- [5] I. Juniper Networks, "MPLS transport profile (MPLS-TP)," 2011.
- [6] M. Mezhoudi and Y. Hu, "Economics of a convergent optical backbone transport with NG-OTN," in Proc. 14th Int. Telecommunications Network Strategy and Planning Symp. (NETWORKS), 2010, pp. 1–6.
- [7] R. S. Dieter Beller, "MPLS-TP the new technology for packet transport networks," *Alcatel-Lucent Deutschland AG*.
- [8] Cisco VNI Forecast 2010, http://newsroom.cisco.com, 2010.
- [9] F. P. Guiomar, C. Rodrigues, A. N. Pinto, J. Serra, and P. Mão-Cheia, "Transmissão e recepção coerente a 40Gb/s e 100Gb/s," 2011.
- [10] E. Ip, A. Lau, D. Barros, and J. M. Kahn, "Coherent detection in optical fiber systems," Opt. Express, vol. 16, no. 2, pp. 753–791, 2008. [Online]. Available: http: //www.opticsinfobase.org/oe/abstract.cfm?uri=oe-16-2-753
- [11] F. P. Guiomar, "Digital signal processing for Multi-Terabit optical."
- [12] S. Gringeri, E. B. Basch, and T. J. Xia, "Technical considerations for supporting data rates beyond 100 Gb/s," *IEEE Commun. Mag.*, vol. 50, no. 2, 2012.
- [13] F. P. Guiomar, "Pós-compensação digital do canal Ótico," Master's thesis, Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, 2009.
- [14] K. Kikuchi, "Coherent optical transmission systems," in Proc. 15th OptoeElectronics and Communications Conf. (OECC), 2010, pp. 120–121.
- [15] J. Pires, "Redes de telecomunicações," Instituto Superior Técnico, Tech. Rep., 2010/2011.

- [16] J. M. Davim, "Ethernet para a rede de transporte," Master's thesis, Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, 2010.
- [17] J. F. da Rocha, "Apontamentos da disciplina de redes Óticasf," Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, Tech. Rep., 2011.
- [18] Y. J. Stein, "SONET/SDH," RAD Data Communications, Tech. Rep., 2001.
- [19] S. Gorshe, "A tutorial on ITU-T G.709 optical transport network (OTN)," PCM-SIERRA, 2010.
- [20] T. P. Walker, "Optical transport network (OTN) tutorial," ITU.
- [21] P. Winterling, "100 Gigabit Ethernet fundamentals, trends and measurements requirements," *JDSU*, 2010.
- [22] J. Roese, R. Braun, M. Tomizawa, and O. Ishida, "Optical transport network evolving with 100 Gigabit Ethernet," *IEEE Commun. Mag.*, vol. 48, no. 3, 2010.
- [23] J. Anderson and M. Traverso, "Optical transceivers for 100 Gigabit Ethernet and its transport [100 Gigabit Ethernet transport]," *IEEE Commun. Mag.*, vol. 48, no. 3, 2010.
- [24] A. Lucent, "MPLS-TP the key enabler of converged packet transport networks," 2010.
- [25] M. Seimetz, High-Order Modulation for Optical Fiber Transmission, 2009.
- [26] G. Li, "Recent advances in coherent optical communication," Advances in Optics and Photonics, vol. 1, pp. 279–307, 2009.
- [27] G. Charlet, "Coherent detection associated with digital signal processing for fiber optics communication," C.R. Physique, vol. 9, pp. 1012–1030, 2008.
- [28] J. C. Rasmussen, T. Hoshida, and H. Nakashima, "Digital coherent receiver technology for 100-Gb/s optical transport systems," *Fuhitsu Sci. Tech. J.*, vol. 46, no. 1, pp. 63–71, 2010.
- [29] A. Leven, N. Kaneda, and S. Corteselli, "Real-time implementation of digital signal processing for coherent optical digital communication systems," *IEEE J. Sel. Topics Quantum Electron.*, vol. 16, no. 5, pp. 1227–1234, 2010.
- [30] W. Kaiser, T. Kupfer, A. Herzberger, C. Fludger, J. Geyer, T. Duthel, and C. Schulien, "Integrated circuits for coherent transceivers for 100G and beyond," *Optical Fiber Technology*, 2011.
- [31] P. J. Winzer and K. K. René-Jean Essiambre, Optical Fiber Telecommunications V B: System and Networks, A. E. W. Ivan P. Kaminow, Tingye Li, Ed. Elsevier Inc., 2008.
- [32] B. E. Ip, P. Ji, E. Mateo, Y.-K. Huang, L. Xu, D. Qian, N. Bai, and T. Wang, "100G and beyond transmission technologies for evolving optical networks and relevant physical-layer issues," vol. 100, 2012.
- [33] L. G. Kazovsky, "Optical heterodyning versus optical homodyning: A comparison," *Journal of Optical Communications*, vol. 6, pp. 18–24, 1985.
- [34] W. I. Eugen Lach, "Modulation formats for 100G and beyond," Optical Fiber Technology, 2011.
- [35] A. Umbach, "Photoreceivers from 40Gbit/s to 100Gigabit Ethernet," 2008.
- [36] T. F. Portela, D. V. Souto, V. N. Rozental, H. B. Ferreira, and D. A. A. Mello, "Analysis of signal processing techniques for optical 112 Gb/s DP-QPSK receivers with experimental data," *Journal* of Microwaves, Optoelectronics and Electromagnetic Applications, vol. 10, 2011.

- [37] M. Birk, P. Gerard, R. Curto, L. Nelson, X. Zhou, P. Magill, T. J. Schmidt, C. Malouin, B. Zhang, E. Ibragimov, S. Khatana, M. Glavanovic, R. Lofland, R. Marcoccia, R. Saunders, G. Nicholl, M. Nowell, and F. Forghieri, "Coherent 100 Gb/s PM-QPSK field trial," *IEEE Commun. Mag.*, vol. 48, no. 7, pp. 52–60, 2010.
- [38] A. N. Pinto, "Analysis and optimization of optical communication systems based on solitons," Ph.D. dissertation, Universidade de Aveiro, Aveiro, Portugal, 1999.
- [39] S. J. Savory, "Digital coherent optical receivers: Algorithms and subsystems," *IEEE J. Sel. Topics Quantum Electron.*, vol. 16, no. 5, pp. 1164–1179, 2010.
- [40] B. Spinnler, "Equalizer design and complexity for digital coherent receivers," *IEEE J. Sel. Topics Quantum Electron.*, vol. 16, no. 5, pp. 1180–1192, 2010.
- [41] E. Ip and J. M. Kahn, "Digital equalization of chromatic dispersion and polarization mode dispersion," J. Lightw. Technol., vol. 25, no. 8, pp. 2033–2043, 2007.
- [42] S. J. Savory, "Digital filters for coherent optical receivers," Opt. Express, vol. 16, no. 2, pp. 804–817, Jan 2008. [Online]. Available: http://www.opticsexpress.org/abstract.cfm?URI=oe-16-2-804
- [43] F. P. Guiomar, S. Amado, N. J. Muga, A. N. Pinto, C. Rodrigues, J. Serra, and P. Mão-Cheia, "Processamento digital adaptativo em sistemas óticos 40/100G," 2012.
- [44] G. P. Agrawal, Nonlinear Fiber Optics, 3rd ed. University of Rochester, New York: Academic Press, 2001.
- [45] H. Bulow, F. Buchali, and A. Klekamp, "Electronic dispersion compensation," J. Lightw. Technol., vol. 26, no. 1, pp. 158–167, 2008.
- [46] H. Bulow, F. Buchali, W. Baumert, R. Ballentin, and T. Wehren, "PMD mitigation at 10 Gbit/s using linear and nonlinear integrated electronic equaliser circuits," *Electron. Lett.*, vol. 36, no. 2, pp. 163–164, 2000.
- [47] L. Moller, A. Thiede, S. Chandrasekhar, W. Benz, M. Lang, T. Jakobus, and M. Schlechtweg, "ISI mitigation using decision feedback loop demonstrated with PMD distorted 10 Gbit/s signals," *Electron. Lett.*, vol. 35, no. 24, pp. 2092–2093, 1999.
- [48] H.-M. Bae, J. B. Ashbrook, J. Park, N. R. Shanbhag, A. C. Singer, and S. Chopra, "An MLSE receiver for electronic dispersion compensation of OC-192 fiber links," *IEEE J. Solid-State Circuits*, vol. 41, no. 11, pp. 2541–2554, 2006.
- [49] M. Kuschnerov, F. N. Hauske, K. Piyawanno, B. Spinnler, M. S. Alfiad, A. Napoli, and B. Lankl, "DSP for coherent single-carrier receivers," *J. Lightw. Technol.*, vol. 27, no. 16, pp. 3614–3622, 2009.
- [50] G. Goldfarb and G. Li, "Chromatic dispersion compensation using digital IIR filtering with coherent detection," *IEEE Photon. Technol. Lett.*, vol. 19, no. 13, pp. 969–971, 2007.
- [51] M. G. Taylor, "Coherent detection method using DSP for demodulation of signal and subsequent equalization of propagation impairments," *IEEE Photon. Technol. Lett.*, vol. 16, no. 2, pp. 674–676, 2004.
- [52] J. H. Winters, "Equalization in coherent lightwave systems using a fractionally spaced equalizer," J. Lightw. Technol., vol. 8, no. 10, pp. 1487–1491, 1990.

- [53] T. Xu, G. Jacobsen, S. Popov, J. Li, E. Vanin, K. Wang, A. T. Friberg, and Y. Zhang, "Chromatic dispersion compensation in coherent transmission system using digital filters," *Opt. Express*, vol. 18, no. 15, pp. 16243–16257, Jul 2010. [Online]. Available: http: //www.opticsexpress.org/abstract.cfm?URI=oe-18-15-16243
- [54] L. Grüner-Nielsen, M. Wandel, P. Kristensen, C. Jorgensen, L. V. Jorgensen, B. Edvold, B. Pálsdóttir, and D. Jakobsen, "Dispersion-compensating fibers," J. Lightw. Technol., vol. 23, 2005.
- [55] R. Schmogrow, B. Nebendahl, M. Winter, A. Josten, D. Hillerkuss, S. Koenig, J. Meyer, M. Dreschmann, M. Huebner, C. Koos, J. Becker, W. Freude, and J. Leuthold, "Error vector magnitude as a performance measure for advanced modulation formats," *IEEE Photon. Technol. Lett.*, vol. 24, no. 1, pp. 61–63, 2012.
- [56] F. P. Guiomar, J. D. Reis, A. Carena, G. Bosco, A. L. Teixeira, and A. N. Pinto, "Experimental demonstration of a frequency-domain Volterra series nonlinear equalizer in polarizationmultiplexed transmission," in *Proc. 38th European Conf. Optical Communication (ECOC)*, ser. Th.1.D.1, 2012.
- [57] System Generator for DSP User Guide, 2011.
- [58] System Generator for DSP Reference Guide, 2011.
- [59] IP LogiCORE FIR Compiler v5.0.
- [60] A. Oliveira, "Apontamentos da disciplina de sistemas digitais avançados," Universidade de Aveiro, Departamento de Electrónica, Telecomunicações e Informática, Tech. Rep., 2012.
- [61] VIRTEX-6 FPGA ML605 Evaluation Kit.
- [62] Getting Started with the Xilinx Virtex-6 FPGA ML605 Evaluation Kit.
- [63] LogiCORE IP Complex Multiplier v3.1.
- [64] R. Noe, U. Ruckert, S. Hoffmann, R. Peveling, T. Pfau, M. El-Darawy, and A. Al-Bermani, "Real-time implementation of digital coherent detection," in *Proc. 35th European Conf. Optical Communication (ECOC)*, 2009. [Online]. Available: http://ieeexplore.ieee.org/xpls/abs_all.jsp? arnumber=5287122&tag=1
- [65] Virtex-6 Family Overview.
- [66] http://www.4dsp.com/FMC125.php.
- [67] http://www.4dsp.com/FMC126.php.
- [68] 12.5 GS/s Digitizer Module TADC-1000 DataSheet.
- [69] E. Dutisseuil, J.-M. Tanguy, A. Voicila, R. Laube, F. Bore, H. Takeugming, F. D. Dinechin, F. Cerou, and G. Charlet, "34 Gb/s PDM-QPSK coherent receiver using SiGe ADCs and a single FPGA for digital signal processing," in *Proc. Optical Fiber Communication Conf. and Exposition (OFC)*, ser. OM3H.7, 2012. [Online]. Available: http://www.opticsinfobase.org/abstract.cfm?URI=OFC-2012-OM3H.7
- [70] C. Fludger, J. C. Geyer, T. Duthel, S. Wiese, and C. Schulien, "Real-time prototypes for digital coherent receivers," in *Proc. Optical Fiber Communication Conf. and Exposition (OFC)*, ser. OMS1, 2010. [Online]. Available: http://www.opticsinfobase.org/abstract.cfm?URI=OFC-2010-OMS1

- [71] M. Birk, P. Gerard, R. Curto, L. Nelson, X. Zhou, P. Magill, T. J. Schmidt, C. Malouin, B. Zhang, E. Ibragimov, S. Khatana, M. Glavanovic, R. Lofland, R. Marcoccia, G. Nicholl, M. Nowell, and F. Forghieri, "Field trial of a real-time, single wavelength, coherent 100 Gbit/s PM-QPSK channel upgrade of an installed 1800km link," in *Proc. Optical Fiber Communication Conf. and Exposition (OFC)*, ser. PDPD1, 2010. [Online]. Available: http://ieeexplore.ieee.org/xpls/abs_all.jsp?arnumber=5465754&tag=1
- [72] G. Gavioli, E. Torrengo, G. Bosco, A. Carena, S. Savory, F. Forghieri, and P. Poggiolini, "Ultranarrow-spacing 10-channel 1.12 Tb/s D-WDM long-haul transmission over uncompensated SMF and NZDSF," *Photonics Technology Letters, IEEE*, vol. 22, no. 19, pp. 1419–1421, oct.1, 2010.

Anexos

Anexo A

Setup Experimental

Os dados experimentais utilizados neste trabalho, foram obtidos de um sistema experimental implementado pelo Politecnico di Torino em parceria com o Instituto de Telecomunicações, Aveiro, no contexto da rede europeia de excelência EURO-FOS, financiada pela comissão europeia no âmbito do sétimo programa quadro (FP7).

No setup experimental foi considerado um cenário de canal único PM-QPSK, a uma taxa de transmissão de 30 Gbaud/s sobre uma fibra NZDSF (*Non-Zero Dispersion Shifted Fiber*). Uma representação simplificada do cenário experimental está presente na Figura A.1.



Figura A.1: Diagrama de blocos do setup implementado experimentalmente utilizado para fazer a compensação digital em offline dos efeito provocado ao longo da transmissão.

De modo a realizar propagação multi-span foi utilizado um loop de recirculação constituído apenas por um span de fibra NZDSF enrolada de 100 km. O canal é gerado oticamente por um ECL (External Cavity Laser) possuindo uma linewidth de 100 kHz. O PPG (Pulse Pattern Generator) gera a sequência de dados digitais, sendo estes modulados no campo ótico através de um modulador nested-MZ. Tendo em conta que o âmbito inicial da experiência se focava na transmissão de múltiplos canais sobre o conceito *ultra-dense* WDM (UDWDM) [72], foi utilizado um WS (*WaveShaper*) com largura de banda de 32 GHz de modo a comprimir o espetro até aproximadamente 1.1× o limite teórico de Nyquist. Por fim, a multiplexagem na polarização é emulada, aplicando uma linha de atraso ótico entre os dois componentes de polarização, de modo a descorrelacioná-los. O sinal transmitido é propagado num loop de fibra controlado por um AOS (*Acousto-Optic Switches*). A potência ótica na entrada e na saída da fibra é controlada por dois pares de EDFAs em cascata com um atenuador ótico variável (VOA - *Variable Optical Attenuator*). O recetor é constituído por um recetor coerente com diversidade de fase e polarização. Após o recetor, os quatro sinais

elétricos são amostrados no osciloscópio da Tektronix DPO71604 e guardados para posterior processamento offline. A conversão analógica-digital foi feita utilizando o osciloscópio anteriormente mencionado com uma largura de banda de 13 GHz a -3 dB, a operar a uma frequência de amostragem de a 50 GSa/s, ou seja, 5/3 amostras por símbolo.

Os parâmetros mais relevantes utilizados no setup experimental são apresentado na tabela seguinte:

Parâmetros Experimentais		
R_s	30 Gbaud/s	
α	0.22dB/km	
β_2	-3.29 ps ² /km	
γ	$2.01 \ W^{-1} km^{-1}$	
L _{span}	100 km	
SpS	5/3	
N _{span}	16	

Tabela A.1: Parâmetros utilizados para setup implementado experimentalmente, onde α , β_2 e γ são os coeficientes de atenuação, dispersão da velocidade de grupo e não-linear da fibra, respectivamente; R_s é a taxa de símbolos, L_{span} o comprimento de cada span de fibra, SpS o número de amostras por símbolo e N_{span} o número de span utilizados na experiência.

A avaliação da BER foi realizada para 2¹⁷ bits. Uma vez que o número de amostras por símbolo que chega a DSP são 5/3 é necessário um estágio de *upsampling* digital de modo a fornecer 2 amostras po símbolo aos restantes subsistemas de DSP. A CD é compensada é compensada através do bloco de equalização estática. A equalização linear é realizada por um CDE no domínio da frequência utilizando o método de overlap-save, usando o tamanho do bloco FFT mínimo, que captura o efeito de memória de longo termo do sinal, assim evitando interferência entre blocos. A estimação da frequência é alcançada por um método comum espetral de *feedforward*. No bloco de equalização dinâmica, desmultiplexagem de polarização e a compensação da CD residual é realizada utilizando 25 taps para o filtro adaptativo. Após o *downsampling* para uma amostra por símbolo, a estimação de fase é implementada pelo algoritmo de *Viterbi-Viterbi* com o tamanho do bloco otimizado. Por fim, o cálculo da BER é realizado após a descodificação dos símbolos.