DSpace
 
  Repositório Institucional da Universidade de Aveiro > Departamento de Electrónica, Telecomunicações e Informática > DETI - Dissertações de mestrado >
 Hardware para paralelização de malhas de guias-de-onda digitais
Please use this identifier to cite or link to this item http://hdl.handle.net/10773/7881

title: Hardware para paralelização de malhas de guias-de-onda digitais
authors: Romeiro, Carlos Manuel Bernardes
advisors: Campos, António Guilherme Rocha
Oliveira, Arnaldo Silva Rodrigues de
keywords: Engenharia electrónica
Modelos acústicos
Processamento digital de sinal
Computação paralela
Guias de ondas
Hardware de computadores
issue date: 2011
publisher: Universidade de Aveiro
abstract: O Meshotron tem como objectivo a paralelização em larga escala de modelos acústicos baseados na técnica de modelação Digital Waveguide Mesh-3D. Para tal desenvolveram-se unidades especializadas (ASH). Dependendo da topologia adoptada para o modelo acústico a complexidade da nossa unidade vai variar. Neste caso, optou-se por uma topologia rectangular. De forma geral a dissertação pode dividir-se em quatro secções: uma secção introdutória, que explica em que consiste o princípio de modelação acústica, quais as técnicas de modelação existentes, em que consiste e qual a contribuição do Meshotron para esta temática; uma secção que explica a arquitectura do Meshotron; uma secção relativa ao fluxo de projecto, onde são descritos as simulações e testes efectuados que contribuíram para a validação do Meshotron e uma secção final de análise dos resultados finais e trabalho futuro. Na secção da arquitectura do Meshotron faz-se alusão aos seus principais elementos, como os bancos de memória e as FIFOs; a forma como estes estão interligados e como é efectuado o seu controlo, de modo a respeitar as etapas de funcionamento do Meshotron. A secção relativa ao fluxo de projecto tem como objectivo validar o funcionamento do Meshotron. A validação passa pela comparação das respostas impulsionais (RIRs – room impulse responses) de cada modelo obtidas pelas descrições em VHDL, com as obtidas pelo programa de modelação DWM-3D criado em Matlab em condições similares de funcionamento. Esta secção divide-se em duas fases: uma primeira fase de simulação e uma segunda fase de depuração e implementação. Durante a fase de simulação foi feito o estudo da influência do número de bits do barramento de dados na precisão numérica, a fim de determinar o número óptimo de bits a utilizar, que minimizasse o erro relativo associado às operações de cálculo. Com este parâmetro definido procedeu-se à simulação comportamental de modelos com 1, 2, 4 e 8 unidades e à extracção das RIRs de cada modelo. A fase de depuração e implementação implicou um estudo dos recursos consumidos e da frequência máxima de funcionamento do Meshotron, de modo a optimizá-lo em termos de desempenho. Após este estudo, procedeu-se à implementação de modelos com 1 e 2 unidades na FPGA seleccionada. Nesta fase foi necessário especificar alguns parâmetros, como, por exemplo, o sinal de relógio aplicado a cada unidade de cada modelo e o sinal de trigger. Após esta especificação, utilizou-se a ferramenta de depuração - Chipscope para extrair as RIRs de cada um dos modelos descritos em VHDL. Os resultados obtidos por simulação comportamental dos modelos descritos em VHDL estiveram de acordo com os obtidos pelo programa de modelação DWM-3D. Em termos de implementação e depuração, quando sujeitas às mesmas condições de precisão numérica (inteiros de 32 bits) os resultados eram iguais. No entanto, quando a precisão numérica era distinta (inteiro de 32 bits e double), existia uma diferença entre a RIR obtida pelo Chipscope e pelo programa de modelação DWM-3D, diferença essa que não era significativa, devido à sua ordem de grandeza. Logo concluir-se-á que o funcionamento do Meshotron foi validado.

The main aim of the Meshotron is a large scale parallelisation of three-dimensional (3D) digital waveguide-mesh (DWM) room acoustic models. To perform this task applications-specific-hardware (ASH) were developed. The complexity of the Meshotron depends on the topology adopted. The rectangular mesh topology was elected due to its simplicity. This dissertation can be divided into four sections: a first section that describes what acoustic modelling is, its main techniques and what the contribution of the Meshotron to this subject is; a second section that explains the architecture of the Meshotron; a third section of the flow of the project, where the different tests and simulations performed are presented to validate the behaviour of the Meshotron and finally a fourth section that summarizes the main conclusions. In the architecture section some of the elements that compose the Meshotron are described. For example: memory banks and FIFOs, how these elements are connected and how its control is performed according to each operating stage of the Meshotron. The section that describes the flow of the project is aimed at validating the operation of the Meshotron. The validation is based on the comparison of the room impulse responses (RIRs) of each model obtained from the VHDL’s descriptions and the 3D-DWM modeling program created in Matlab in the same operating conditions. This section is divided into two phases: a first phase of simulation and a second phase of debugging and implementation. During the simulation phase a study was carried out to find the optimum number of bits to be used in the data path that would minimize the error. After defining this parameter, the behaviour of a set of models with 1, 2, 4 and 8 units was simulated. The room impulse response of each model created by the VHDL’s descriptions was extracted. The implementation and debugging phase implied a study of the Meshotron in terms of resources and maximum operating frequency to optimize its performance. This study led to the implementation of a set of models in the selected FPGA. Two models, with 1 and 2 units were tested. In this phase it was necessary to specify some signals, such as the clock signal and the trigger signal. After this specification the signal analysis tool (Chipscope) was used to extract the room impulse responses of each model created in VHDL. In terms of simulation the results proved to be exactly identical to those obtained using 3D-DWM modelling program for the same models and operating conditions. In terms of implementation and debugging the room impulse responses that were obtained by the Chipscope were identical to the room impulse responses obtained to the same models by the 3D-DWM modelling program under the same numeric accuracy (32-bits integer). However, when the numeric accuracy is different (double and 32-bits integer), the difference between the room impulse responses from the same model was negligible. So we can conclude that the design was validated.
description: Mestrado em Engenharia Electrónica e Telecomunicações
URI: http://hdl.handle.net/10773/7881
appears in collectionsDETI - Dissertações de mestrado
UA - Dissertações de mestrado

files in this item

file description sizeformat
Dissertação de mestrado.pdf3.9 MBAdobe PDFview/open
statistics

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

Valid XHTML 1.0! RCAAP OpenAIRE DeGóis
ria-repositorio@ua.pt - Copyright ©   Universidade de Aveiro - RIA Statistics - Powered by MIT's DSpace software, Version 1.6.2