DSpace
 
  Repositório Institucional da Universidade de Aveiro > Departamento de Electrónica, Telecomunicações e Informática > DETI - Dissertações de mestrado >
 Implementação em FPGA de algoritmos computacionais paralelos
Please use this identifier to cite or link to this item http://hdl.handle.net/10773/3567

title: Implementação em FPGA de algoritmos computacionais paralelos
authors: Figueiredo, Luís Carlos Nobre de Almeida
advisors: Skliarov, Valeri
Skliarova, Iouliia
keywords: Engenharia electrónica
Arquitectura de computadores
Dispositivos lógicos programáveis
Computação paralela
Algoritmos de computação
issue date: 2010
publisher: Universidade de Aveiro
abstract: Nos ultimos anos, tem-se assistido a um indiscutível aumento da utilização de sistemas reconfiguráveis. Dentro destes sistemas, as FPGAs (Field- Programmable Gate Array) apresentam-se, assim, como um grande potencial, possibilitando a implementação de projectos de média/grande complexidade, tais como os algoritmos de manipulação de dados. O tempo de execução e os recursos envolvidos são, de longe, os factores mais importantes a considerar. Nesta perspectiva, foi desenvolvida nesta tese uma implementação de um algoritmo de multiplicação de matrizes e foi comparado o seu tempo de execução face a implementação em software. A implementação do algoritmo na FPGA, debruça-se essencialmente em máquinas de estados finitos, com o intuito de aproveitar o paralelismo que se pode encontrar neste tipo de dispositivos. Foi, também, criada uma comunicação entre um PC de uso geral com a placa FPGA por USB, de modo a ser possível a transmissão de dados entre ambos. O sistema foi implementado e testado com exito, podendo-se observar os resultados da multiplicação através do monitor VGA, ou através do PC.

In the last few years, the rising use of recon gurable systems is indisputable. These systems are usually constructed on the basis of FPGA (Field- Programmable Gate Array), which allow for the implementation of medium and high complexity algorithms, such as data manipulation algorithms. The most important factors to consider are the execution time and the required resources. In this thesis, matrix multiplication algorithms were implemented in FPGA and the resulting execution time was compared with the respective implementation in software. The implementation in FPGA aims at exploring parallelism as much as possible. Then a communication was established between a host computer and an FPGA-based prototype board through USB system. The entire system was implemented and tested sucessfully. The multiplications results can either be seen an a VGA monitor or on the PC console application.
description: Mestrado em Engenharia Electrónica e Telecomunicações
URI: http://hdl.handle.net/10773/3567
appears in collectionsDETI - Dissertações de mestrado
UA - Dissertações de mestrado

files in this item

file description sizeformat
4734.pdf10.6 MBAdobe PDFview/open
statistics

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

Valid XHTML 1.0! RCAAP OpenAIRE DeGóis
ria-repositorio@ua.pt - Copyright ©   Universidade de Aveiro - RIA Statistics - Powered by MIT's DSpace software, Version 1.6.2