DSpace
 
  Repositório Institucional da Universidade de Aveiro > Departamento de Electrónica, Telecomunicações e Informática > DETI - Teses de doutoramento >
 metodologia para especificação e síntese de unidades de controlo reconfiguráveis, Uma
Please use this identifier to cite or link to this item http://hdl.handle.net/10773/2208

title: metodologia para especificação e síntese de unidades de controlo reconfiguráveis, Uma
authors: Melo, Andreia Barbosa de
advisors: Skliarov, Valeri Anatolevitch
Ferrari, António
keywords: Engenharia electrónica
Controladores lógicos programáveis
Circuitos digitais integrados
Unidades de controlo
issue date: 2006
publisher: Universidade de Aveiro
abstract: Nesta tese toma-se um circuito digital estruturado de acordo com a comum divisão em unidade operacional (datapath) e unidade de controlo, e explora-se o projecto da unidade de controlo. Em concreto, explora-se o projecto de unidades de controlo complexas, que incluam reentrância e paralelismo. Além disso, explora-se a possibilidade de utilização de estruturas reutilizáveis que possam implementar diferentes unidades de controlo. A construção de arquitecturas de implementação que suportem a resolução de uma família de problemas e cuja adequação a um problema específico se faça por mera reconfiguração da unidade de controlo, são uma resposta válida para minimizar o esforço de projecto. Apresenta-se uma metodologia para a especificação e síntese de unidades de controlo. Introduz-se uma linguagem gráfica de especificação de unidades de controlo, chamada HiParaGraphs, que permite a utilização de hierarquia e paralelismo na especificação. No âmbito do trabalho foi desenvolvido um editor gráfico de HiParaGraphs que, a par da criação de um ambiente amigável de edição, verifica um conjunto de regras sintáticas e semânticas de uma descrição em HiParaGraphs. 0 editor possui um módulo que permite verificar regras, não verificáveis durante o acto de edição. São apresentadas duas metodologias de implementação: uma para especificações com paralelismo e outra para especificações hierárquicas que suportam reentrância. No primeiro caso é desenvolvido um algoritmo de síntese que transforma uma especificação em HiParaGraphs numa descrição em VHDL. NO segundo, é definida uma arquitectura de implementação reprogramável e desenvolvida uma metodologia de síntese para gerar, a partir de um HiParaGraph, o conteúdo das memórias usadas na arquitectura. ABSTRACT: In this thesis, a digital circuit, structured accordingly to the common division in datapath and control unit, is taken and the design of the control unit is exploited. In particular, the design of complex control units, which include reentrance and parallelism, is addressed. Furthermore, the use of reusable structures to implement different control algorithms is also exploited. The use of hardware architectures that support a class of applications, are a valid response to minimize project efforts. Mapping the structure to a specific application is done by configuring the control unit. A methodology for the specification and synthesis of control units is presented. A graphical language called HiParaGraphs is introduced to specify the behaviour of the control unit. It allows hierarchy and parallelism in the specification. The Hi- ParaGraphs graphical editor developed under the work supporting this thesis is also presented. It has a support for verification of a number of syntatic and semantic rules of the HiParaGraphs language. Two implementation methodologies are presented, one for control units with parallelism and the other for control units with hierarchy and reentrance. In the former case, a synthesis algorithm is developed, which transforms a HiParaGraphs specification into a VHDL description. In the latter, a synthesis methodology is developed, which transforms an HiParaGraph specification into configuration data of the architecture memory blocks.
description: Doutoramento em Engenharia Informática
URI: http://hdl.handle.net/10773/2208
appears in collectionsUA - Teses de doutoramento
DETI - Teses de doutoramento

files in this item

file description sizeformat
2008000618.pdf1.33 MBAdobe PDFview/open
statistics

Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.

 

Valid XHTML 1.0! RCAAP OpenAIRE DeGóis
ria-repositorio@ua.pt - Copyright ©   Universidade de Aveiro - RIA Statistics - Powered by MIT's DSpace software, Version 1.6.2